git.gag.com Git - fw/sdcc/blob - device/include/pic/pic12f635.h

   1 //
   2 // Register Declarations for Microchip 12F635 Processor
   3 //
   4 //
   5 // This header file was automatically generated by:
   6 //
   7 //      inc2h.pl V1.7
   8 //
   9 //      Copyright (c) 2002, Kevin L. Pauba, All Rights Reserved
  10 //
  11 //      SDCC is licensed under the GNU Public license (GPL) v2.  Note that
  12 //      this license covers the code to the compiler and other executables,
  13 //      but explicitly does not cover any code or objects generated by sdcc.
  14 //      We have not yet decided on a license for the run time libraries, but
  15 //      it will not put any requirements on code linked against it. See:
  16 //
  17 //      http://www.gnu.org/copyleft/gpl/html
  18 //
  19 //      See http://sdcc.sourceforge.net/ for the latest information on sdcc.
  20 //
  21 //
  22 #ifndef P12F635_H
  23 #define P12F635_H
  24
  25 //
  26 // Register addresses.
  27 //
  28 #define INDF_ADDR       0x0000
  29 #define TMR0_ADDR       0x0001
  30 #define PCL_ADDR        0x0002
  31 #define STATUS_ADDR     0x0003
  32 #define FSR_ADDR        0x0004
  33 #define PORTA_ADDR      0x0005
  34 #define GPIO_ADDR       0x0005
  35 #define PCLATH_ADDR     0x000A
  36 #define INTCON_ADDR     0x000B
  37 #define PIR1_ADDR       0x000C
  38 #define TMR1L_ADDR      0x000E
  39 #define TMR1H_ADDR      0x000F
  40 #define T1CON_ADDR      0x0010
  41 #define WDTCON_ADDR     0x0018
  42 #define CMCON0_ADDR     0x0019
  43 #define CMCON1_ADDR     0x001A
  44 #define OPTION_REG_ADDR 0x0081
  45 #define TRISA_ADDR      0x0085
  46 #define TRISIO_ADDR     0x0085
  47 #define PIE1_ADDR       0x008C
  48 #define PCON_ADDR       0x008E
  49 #define OSCCON_ADDR     0x008F
  50 #define OSCTUNE_ADDR    0x0090
  51 #define LVDCON_ADDR     0x0094
  52 #define WPUDA_ADDR      0x0095
  53 #define IOCA_ADDR       0x0096
  54 #define WDA_ADDR        0x0097
  55 #define VRCON_ADDR      0x0099
  56 #define EEDAT_ADDR      0x009A
  57 #define EEDATA_ADDR     0x009A
  58 #define EEADR_ADDR      0x009B
  59 #define EECON1_ADDR     0x009C
  60 #define EECON2_ADDR     0x009D
  61 #define CRCON_ADDR      0x0110
  62 #define CRDAT0_ADDR     0x0111
  63 #define CRDAT1_ADDR     0x0112
  64 #define CRDAT2_ADDR     0x0113
  65 #define CRDAT3_ADDR     0x0114
  66
  67 //
  68 // Memory organization.
  69 //
  70
  71 #pragma memmap INDF_ADDR INDF_ADDR SFR 0x000    // INDF
  72 #pragma memmap TMR0_ADDR TMR0_ADDR SFR 0x000    // TMR0
  73 #pragma memmap PCL_ADDR PCL_ADDR SFR 0x000      // PCL
  74 #pragma memmap STATUS_ADDR STATUS_ADDR SFR 0x000        // STATUS
  75 #pragma memmap FSR_ADDR FSR_ADDR SFR 0x000      // FSR
  76 #pragma memmap PORTA_ADDR PORTA_ADDR SFR 0x000  // PORTA
  77 #pragma memmap GPIO_ADDR GPIO_ADDR SFR 0x000    // GPIO
  78 #pragma memmap PCLATH_ADDR PCLATH_ADDR SFR 0x000        // PCLATH
  79 #pragma memmap INTCON_ADDR INTCON_ADDR SFR 0x000        // INTCON
  80 #pragma memmap PIR1_ADDR PIR1_ADDR SFR 0x000    // PIR1
  81 #pragma memmap TMR1L_ADDR TMR1L_ADDR SFR 0x000  // TMR1L
  82 #pragma memmap TMR1H_ADDR TMR1H_ADDR SFR 0x000  // TMR1H
  83 #pragma memmap T1CON_ADDR T1CON_ADDR SFR 0x000  // T1CON
  84 #pragma memmap WDTCON_ADDR WDTCON_ADDR SFR 0x000        // WDTCON
  85 #pragma memmap CMCON0_ADDR CMCON0_ADDR SFR 0x000        // CMCON0
  86 #pragma memmap CMCON1_ADDR CMCON1_ADDR SFR 0x000        // CMCON1
  87 #pragma memmap OPTION_REG_ADDR OPTION_REG_ADDR SFR 0x000        // OPTION_REG
  88 #pragma memmap TRISA_ADDR TRISA_ADDR SFR 0x000  // TRISA
  89 #pragma memmap TRISIO_ADDR TRISIO_ADDR SFR 0x000        // TRISIO
  90 #pragma memmap PIE1_ADDR PIE1_ADDR SFR 0x000    // PIE1
  91 #pragma memmap PCON_ADDR PCON_ADDR SFR 0x000    // PCON
  92 #pragma memmap OSCCON_ADDR OSCCON_ADDR SFR 0x000        // OSCCON
  93 #pragma memmap OSCTUNE_ADDR OSCTUNE_ADDR SFR 0x000      // OSCTUNE
  94 #pragma memmap LVDCON_ADDR LVDCON_ADDR SFR 0x000        // LVDCON
  95 #pragma memmap WPUDA_ADDR WPUDA_ADDR SFR 0x000  // WPUDA
  96 #pragma memmap IOCA_ADDR IOCA_ADDR SFR 0x000    // IOCA
  97 #pragma memmap WDA_ADDR WDA_ADDR SFR 0x000      // WDA
  98 #pragma memmap VRCON_ADDR VRCON_ADDR SFR 0x000  // VRCON
  99 #pragma memmap EEDAT_ADDR EEDAT_ADDR SFR 0x000  // EEDAT
 100 #pragma memmap EEDATA_ADDR EEDATA_ADDR SFR 0x000        // EEDATA
 101 #pragma memmap EEADR_ADDR EEADR_ADDR SFR 0x000  // EEADR
 102 #pragma memmap EECON1_ADDR EECON1_ADDR SFR 0x000        // EECON1
 103 #pragma memmap EECON2_ADDR EECON2_ADDR SFR 0x000        // EECON2
 104 #pragma memmap CRCON_ADDR CRCON_ADDR SFR 0x000  // CRCON
 105 #pragma memmap CRDAT0_ADDR CRDAT0_ADDR SFR 0x000        // CRDAT0
 106 #pragma memmap CRDAT1_ADDR CRDAT1_ADDR SFR 0x000        // CRDAT1
 107 #pragma memmap CRDAT2_ADDR CRDAT2_ADDR SFR 0x000        // CRDAT2
 108 #pragma memmap CRDAT3_ADDR CRDAT3_ADDR SFR 0x000        // CRDAT3
 109
 110
 111 //         LIST
 112 // P12F635.INC  Standard Header File, Version 1.00    Microchip Technology, Inc.
 113 //         NOLIST
 114
 115 // This header file defines configurations, registers, and other useful bits of
 116 // information for the PIC12F635 microcontroller.  These names are taken to match
 117 // the data sheets as closely as possible.
 118
 119 // Note that the processor must be selected before this file is
 120 // included.  The processor may be selected the following ways:
 121
 122 //       1. Command line switch:
 123 //               C:\ MPASM MYFILE.ASM /PIC12F635
 124 //       2. LIST directive in the source file
 125 //               LIST   P=PIC12F635
 126 //       3. Processor Type entry in the MPASM full-screen interface
 127
 128 //==========================================================================
 129 //
 130 //       Revision History
 131 //
 132 //==========================================================================
 133 //1.00   12/07/03 Original
 134 //1.10   04/19/04 Release to match first revision datasheet --kjd
 135 //1.20  06/07/04 Update and correct badram definitions  --kjd
 136 //==========================================================================
 137 //
 138 //       Verify Processor
 139 //
 140 //==========================================================================
 141
 142 //        IFNDEF __12F635
 143 //            MESSG "Processor-header file mismatch.  Verify selected processor."
 144 //         ENDIF
 145
 146 //==========================================================================
 147 //
 148 //       Register Definitions
 149 //
 150 //==========================================================================
 151
 152 #define W                    0x0000
 153 #define F                    0x0001
 154
 155 //----- Register Files------------------------------------------------------
 156 //Bank 0
 157 extern __data __at (INDF_ADDR) volatile char      INDF;
 158 extern __sfr  __at (TMR0_ADDR)                    TMR0;
 159 extern __data __at (PCL_ADDR) volatile char       PCL;
 160 extern __sfr  __at (STATUS_ADDR)                  STATUS;
 161 extern __sfr  __at (FSR_ADDR)                     FSR;
 162 extern __sfr  __at (PORTA_ADDR)                   PORTA;
 163 extern __sfr  __at (GPIO_ADDR)                    GPIO;
 164
 165 extern __sfr  __at (PCLATH_ADDR)                  PCLATH;
 166 extern __sfr  __at (INTCON_ADDR)                  INTCON;
 167 extern __sfr  __at (PIR1_ADDR)                    PIR1;
 168
 169 extern __sfr  __at (TMR1L_ADDR)                   TMR1L;
 170 extern __sfr  __at (TMR1H_ADDR)                   TMR1H;
 171 extern __sfr  __at (T1CON_ADDR)                   T1CON;
 172
 173 extern __sfr  __at (WDTCON_ADDR)                  WDTCON;
 174 extern __sfr  __at (CMCON0_ADDR)                  CMCON0;
 175 extern __sfr  __at (CMCON1_ADDR)                  CMCON1;
 176
 177 //Bank 1
 178 extern __sfr  __at (OPTION_REG_ADDR)              OPTION_REG;
 179
 180 extern __sfr  __at (TRISA_ADDR)                   TRISA;
 181 extern __sfr  __at (TRISIO_ADDR)                  TRISIO;
 182
 183 extern __sfr  __at (PIE1_ADDR)                    PIE1;
 184
 185 extern __sfr  __at (PCON_ADDR)                    PCON;
 186 extern __sfr  __at (OSCCON_ADDR)                  OSCCON;
 187 extern __sfr  __at (OSCTUNE_ADDR)                 OSCTUNE;
 188
 189 extern __sfr  __at (LVDCON_ADDR)                  LVDCON;
 190 extern __sfr  __at (WPUDA_ADDR)                   WPUDA;
 191 extern __sfr  __at (IOCA_ADDR)                    IOCA;
 192 extern __sfr  __at (WDA_ADDR)                     WDA;
 193
 194 extern __sfr  __at (VRCON_ADDR)                   VRCON;
 195 extern __sfr  __at (EEDAT_ADDR)                   EEDAT;
 196 extern __sfr  __at (EEDATA_ADDR)                  EEDATA;
 197 extern __sfr  __at (EEADR_ADDR)                   EEADR;
 198 extern __sfr  __at (EECON1_ADDR)                  EECON1;
 199 extern __sfr  __at (EECON2_ADDR)                  EECON2;
 200
 201 //Bank 2
 202 extern __sfr  __at (CRCON_ADDR)                   CRCON;
 203 extern __sfr  __at (CRDAT0_ADDR)                  CRDAT0;
 204 extern __sfr  __at (CRDAT1_ADDR)                  CRDAT1;
 205 extern __sfr  __at (CRDAT2_ADDR)                  CRDAT2;
 206 extern __sfr  __at (CRDAT3_ADDR)                  CRDAT3;
 207
 208 //----- STATUS Bits --------------------------------------------------------
 209
 210
 211 //----- INTCON Bits --------------------------------------------------------
 212
 213
 214 //----- PIR1 Bits ----------------------------------------------------------
 215
 216
 217 //----- T1CON Bits ---------------------------------------------------------
 218
 219
 220 //----- WDTCON Bits --------------------------------------------------------
 221
 222
 223 //----- CMCON0 Bits -------------------------------------------------------
 224
 225
 226 //----- CMCON1 Bits -------------------------------------------------------
 227
 228
 229 //----- OPTION Bits --------------------------------------------------------
 230
 231
 232 //----- PIE1 Bits ----------------------------------------------------------
 233
 234
 235 //----- PCON Bits ----------------------------------------------------------
 236
 237
 238 //----- OSCCON Bits --------------------------------------------------------
 239
 240
 241 //----- OSCTUNE Bits -------------------------------------------------------
 242
 243
 244 //----- IOCA --------------------------------------------------------------
 245
 246
 247 //----- EECON1 -------------------------------------------------------------
 248
 249
 250 //----- VRCON ---------------------------------------------------------
 251
 252
 253
 254 //-----  CRCON -------------------------------------------------------------
 255
 256
 257 //-----  LVDCON -------------------------------------------------------------
 258
 259
 260 //----- WDA    -------------------------------------------------------------
 261
 262
 263 //----- WPUDA    -------------------------------------------------------------
 264
 265
 266 //----- PORTA    -------------------------------------------------------------
 267
 268
 269 //----- GPIO    -------------------------------------------------------------
 270
 271
 272 //==========================================================================
 273 //
 274 //       RAM Definition
 275 //
 276 //==========================================================================
 277
 278 //         __MAXRAM H'1FF'
 279 //         __BADRAM H'06'-H'09', H'0D', H'11'-H'17', H'1B'-H'1F', H'20'-H'3F'
 280 //         __BADRAM H'86'-H'89', H'8D', H'91'-H'93', H'98', H'9E'-H'9F', H'A0'-H'EF'
 281 //              __BADRAM H'10C'-H'10F', H'115'-H'16F', H'106'-H'109', H'186'-H'189'
 282 //              __BADRAM H'18C'-H'1EF'
 283
 284 //==========================================================================
 285 //
 286 //       Configuration Bits
 287 //
 288 //==========================================================================
 289 #define _WUREN_ON            0x2FFF
 290 #define _WUREN_OFF           0x3FFF
 291 #define _FCMEN_ON            0x3FFF
 292 #define _FCMEN_OFF           0x37FF
 293 #define _IESO_ON             0x3FFF
 294 #define _IESO_OFF            0x3BFF
 295 #define _BOD_ON              0x3FFF
 296 #define _BOD_NSLEEP          0x3EFF
 297 #define _BOD_SBODEN          0x3DFF
 298 #define _BOD_OFF             0x3CFF
 299 #define _CPD_ON              0x3F7F
 300 #define _CPD_OFF             0x3FFF
 301 #define _CP_ON               0x3FBF
 302 #define _CP_OFF              0x3FFF
 303 #define _MCLRE_ON            0x3FFF
 304 #define _MCLRE_OFF           0x3FDF
 305 #define _PWRTE_OFF           0x3FFF
 306 #define _PWRTE_ON            0x3FEF
 307 #define _WDT_ON              0x3FFF
 308 #define _WDT_OFF             0x3FF7
 309 #define _LP_OSC              0x3FF8
 310 #define _XT_OSC              0x3FF9
 311 #define _HS_OSC              0x3FFA
 312 #define _EC_OSC              0x3FFB
 313 #define _INTRC_OSC_NOCLKOUT  0x3FFC
 314 #define _INTRC_OSC_CLKOUT    0x3FFD
 315 #define _EXTRC_OSC_NOCLKOUT  0x3FFE
 316 #define _EXTRC_OSC_CLKOUT    0x3FFF
 317
 318 //         LIST
 319
 320 // ----- CMCON0 bits --------------------
 321 typedef union {
 322   struct {
 323     unsigned char CM0:1;
 324     unsigned char CM1:1;
 325     unsigned char CM2:1;
 326     unsigned char CIS:1;
 327     unsigned char C1INV:1;
 328     unsigned char :1;
 329     unsigned char C1OUT:1;
 330     unsigned char :1;
 331   };
 332 } __CMCON0_bits_t;
 333 extern volatile __CMCON0_bits_t __at(CMCON0_ADDR) CMCON0_bits;
 334
 335 #define CM0                  CMCON0_bits.CM0
 336 #define CM1                  CMCON0_bits.CM1
 337 #define CM2                  CMCON0_bits.CM2
 338 #define CIS                  CMCON0_bits.CIS
 339 #define C1INV                CMCON0_bits.C1INV
 340 #define C1OUT                CMCON0_bits.C1OUT
 341
 342 // ----- CMCON1 bits --------------------
 343 typedef union {
 344   struct {
 345     unsigned char C1SYNC:1;
 346     unsigned char T1GSS:1;
 347     unsigned char :1;
 348     unsigned char :1;
 349     unsigned char :1;
 350     unsigned char :1;
 351     unsigned char :1;
 352     unsigned char :1;
 353   };
 354 } __CMCON1_bits_t;
 355 extern volatile __CMCON1_bits_t __at(CMCON1_ADDR) CMCON1_bits;
 356
 357 #define C1SYNC               CMCON1_bits.C1SYNC
 358 #define T1GSS                CMCON1_bits.T1GSS
 359
 360 // ----- INTCON bits --------------------
 361 typedef union {
 362   struct {
 363     unsigned char RAIF:1;
 364     unsigned char INTF:1;
 365     unsigned char T0IF:1;
 366     unsigned char RAIE:1;
 367     unsigned char INTE:1;
 368     unsigned char T0IE:1;
 369     unsigned char PEIE:1;
 370     unsigned char GIE:1;
 371   };
 372 } __INTCON_bits_t;
 373 extern volatile __INTCON_bits_t __at(INTCON_ADDR) INTCON_bits;
 374
 375 #define RAIF                 INTCON_bits.RAIF
 376 #define INTF                 INTCON_bits.INTF
 377 #define T0IF                 INTCON_bits.T0IF
 378 #define RAIE                 INTCON_bits.RAIE
 379 #define INTE                 INTCON_bits.INTE
 380 #define T0IE                 INTCON_bits.T0IE
 381 #define PEIE                 INTCON_bits.PEIE
 382 #define GIE                  INTCON_bits.GIE
 383
 384 // ----- OPTION_REG bits --------------------
 385 typedef union {
 386   struct {
 387     unsigned char PS0:1;
 388     unsigned char PS1:1;
 389     unsigned char PS2:1;
 390     unsigned char PSA:1;
 391     unsigned char T0SE:1;
 392     unsigned char T0CS:1;
 393     unsigned char INTEDG:1;
 394     unsigned char NOT_RAPU:1;
 395   };
 396 } __OPTION_REG_bits_t;
 397 extern volatile __OPTION_REG_bits_t __at(OPTION_REG_ADDR) OPTION_REG_bits;
 398
 399 #define PS0                  OPTION_REG_bits.PS0
 400 #define PS1                  OPTION_REG_bits.PS1
 401 #define PS2                  OPTION_REG_bits.PS2
 402 #define PSA                  OPTION_REG_bits.PSA
 403 #define T0SE                 OPTION_REG_bits.T0SE
 404 #define T0CS                 OPTION_REG_bits.T0CS
 405 #define INTEDG               OPTION_REG_bits.INTEDG
 406 #define NOT_RAPU             OPTION_REG_bits.NOT_RAPU
 407
 408 // ----- OSCCON bits --------------------
 409 typedef union {
 410   struct {
 411     unsigned char SCS:1;
 412     unsigned char LTS:1;
 413     unsigned char HTS:1;
 414     unsigned char OSTS:1;
 415     unsigned char IRCF0:1;
 416     unsigned char IRCF1:1;
 417     unsigned char IRCF2:1;
 418     unsigned char :1;
 419   };
 420 } __OSCCON_bits_t;
 421 extern volatile __OSCCON_bits_t __at(OSCCON_ADDR) OSCCON_bits;
 422
 423 #define SCS                  OSCCON_bits.SCS
 424 #define LTS                  OSCCON_bits.LTS
 425 #define HTS                  OSCCON_bits.HTS
 426 #define OSTS                 OSCCON_bits.OSTS
 427 #define IRCF0                OSCCON_bits.IRCF0
 428 #define IRCF1                OSCCON_bits.IRCF1
 429 #define IRCF2                OSCCON_bits.IRCF2
 430
 431 // ----- OSCTUNE bits --------------------
 432 typedef union {
 433   struct {
 434     unsigned char TUN0:1;
 435     unsigned char TUN1:1;
 436     unsigned char TUN2:1;
 437     unsigned char TUN3:1;
 438     unsigned char TUN4:1;
 439     unsigned char IOCA5:1;
 440     unsigned char ENC_DEC:1;
 441     unsigned char VREN:1;
 442   };
 443   struct {
 444     unsigned char IOCA0:1;
 445     unsigned char IOCA1:1;
 446     unsigned char IOCA2:1;
 447     unsigned char IOCA3:1;
 448     unsigned char IOCA4:1;
 449     unsigned char VRR:1;
 450     unsigned char :1;
 451     unsigned char GO:1;
 452   };
 453   struct {
 454     unsigned char RD:1;
 455     unsigned char WR:1;
 456     unsigned char WREN:1;
 457     unsigned char WRERR:1;
 458     unsigned char PLVDEN:1;
 459     unsigned char IRVST:1;
 460     unsigned char :1;
 461     unsigned char :1;
 462   };
 463   struct {
 464     unsigned char VR0:1;
 465     unsigned char VR1:1;
 466     unsigned char VR2:1;
 467     unsigned char VR3:1;
 468     unsigned char WDA4:1;
 469     unsigned char WDA5:1;
 470     unsigned char :1;
 471     unsigned char :1;
 472   };
 473   struct {
 474     unsigned char CRREG0:1;
 475     unsigned char CRREG1:1;
 476     unsigned char LVDL2:1;
 477     unsigned char RA3:1;
 478     unsigned char WPUDA4:1;
 479     unsigned char WPUDA5:1;
 480     unsigned char :1;
 481     unsigned char :1;
 482   };
 483   struct {
 484     unsigned char LVDL0:1;
 485     unsigned char LVDL1:1;
 486     unsigned char WDA2:1;
 487     unsigned char GP3:1;
 488     unsigned char RA4:1;
 489     unsigned char RA5:1;
 490     unsigned char :1;
 491     unsigned char :1;
 492   };
 493   struct {
 494     unsigned char WDA0:1;
 495     unsigned char WDA1:1;
 496     unsigned char WPUDA2:1;
 497     unsigned char :1;
 498     unsigned char GP4:1;
 499     unsigned char GP5:1;
 500     unsigned char :1;
 501     unsigned char :1;
 502   };
 503   struct {
 504     unsigned char WPUDA0:1;
 505     unsigned char WPUDA1:1;
 506     unsigned char RA2:1;
 507     unsigned char :1;
 508     unsigned char :1;
 509     unsigned char :1;
 510     unsigned char :1;
 511     unsigned char :1;
 512   };
 513   struct {
 514     unsigned char RA0:1;
 515     unsigned char RA1:1;
 516     unsigned char GP2:1;
 517     unsigned char :1;
 518     unsigned char :1;
 519     unsigned char :1;
 520     unsigned char :1;
 521     unsigned char :1;
 522   };
 523   struct {
 524     unsigned char GP0:1;
 525     unsigned char GP1:1;
 526     unsigned char :1;
 527     unsigned char :1;
 528     unsigned char :1;
 529     unsigned char :1;
 530     unsigned char :1;
 531     unsigned char :1;
 532   };
 533 } __OSCTUNE_bits_t;
 534 extern volatile __OSCTUNE_bits_t __at(OSCTUNE_ADDR) OSCTUNE_bits;
 535
 536 #define TUN0                 OSCTUNE_bits.TUN0
 537 #define IOCA0                OSCTUNE_bits.IOCA0
 538 #define RD                   OSCTUNE_bits.RD
 539 #define VR0                  OSCTUNE_bits.VR0
 540 #define CRREG0               OSCTUNE_bits.CRREG0
 541 #define LVDL0                OSCTUNE_bits.LVDL0
 542 #define WDA0                 OSCTUNE_bits.WDA0
 543 #define WPUDA0               OSCTUNE_bits.WPUDA0
 544 #define RA0                  OSCTUNE_bits.RA0
 545 #define GP0                  OSCTUNE_bits.GP0
 546 #define TUN1                 OSCTUNE_bits.TUN1
 547 #define IOCA1                OSCTUNE_bits.IOCA1
 548 #define WR                   OSCTUNE_bits.WR
 549 #define VR1                  OSCTUNE_bits.VR1
 550 #define CRREG1               OSCTUNE_bits.CRREG1
 551 #define LVDL1                OSCTUNE_bits.LVDL1
 552 #define WDA1                 OSCTUNE_bits.WDA1
 553 #define WPUDA1               OSCTUNE_bits.WPUDA1
 554 #define RA1                  OSCTUNE_bits.RA1
 555 #define GP1                  OSCTUNE_bits.GP1
 556 #define TUN2                 OSCTUNE_bits.TUN2
 557 #define IOCA2                OSCTUNE_bits.IOCA2
 558 #define WREN                 OSCTUNE_bits.WREN
 559 #define VR2                  OSCTUNE_bits.VR2
 560 #define LVDL2                OSCTUNE_bits.LVDL2
 561 #define WDA2                 OSCTUNE_bits.WDA2
 562 #define WPUDA2               OSCTUNE_bits.WPUDA2
 563 #define RA2                  OSCTUNE_bits.RA2
 564 #define GP2                  OSCTUNE_bits.GP2
 565 #define TUN3                 OSCTUNE_bits.TUN3
 566 #define IOCA3                OSCTUNE_bits.IOCA3
 567 #define WRERR                OSCTUNE_bits.WRERR
 568 #define VR3                  OSCTUNE_bits.VR3
 569 #define RA3                  OSCTUNE_bits.RA3
 570 #define GP3                  OSCTUNE_bits.GP3
 571 #define TUN4                 OSCTUNE_bits.TUN4
 572 #define IOCA4                OSCTUNE_bits.IOCA4
 573 #define PLVDEN               OSCTUNE_bits.PLVDEN
 574 #define WDA4                 OSCTUNE_bits.WDA4
 575 #define WPUDA4               OSCTUNE_bits.WPUDA4
 576 #define RA4                  OSCTUNE_bits.RA4
 577 #define GP4                  OSCTUNE_bits.GP4
 578 #define IOCA5                OSCTUNE_bits.IOCA5
 579 #define VRR                  OSCTUNE_bits.VRR
 580 #define IRVST                OSCTUNE_bits.IRVST
 581 #define WDA5                 OSCTUNE_bits.WDA5
 582 #define WPUDA5               OSCTUNE_bits.WPUDA5
 583 #define RA5                  OSCTUNE_bits.RA5
 584 #define GP5                  OSCTUNE_bits.GP5
 585 #define ENC_DEC              OSCTUNE_bits.ENC_DEC
 586 #define VREN                 OSCTUNE_bits.VREN
 587 #define GO                   OSCTUNE_bits.GO
 588
 589 // ----- PCON bits --------------------
 590 typedef union {
 591   struct {
 592     unsigned char NOT_BOD:1;
 593     unsigned char NOT_POR:1;
 594     unsigned char :1;
 595     unsigned char NOT_WUR:1;
 596     unsigned char SBODEN:1;
 597     unsigned char ULPWUE:1;
 598     unsigned char :1;
 599     unsigned char :1;
 600   };
 601 } __PCON_bits_t;
 602 extern volatile __PCON_bits_t __at(PCON_ADDR) PCON_bits;
 603
 604 #define NOT_BOD              PCON_bits.NOT_BOD
 605 #define NOT_POR              PCON_bits.NOT_POR
 606 #define NOT_WUR              PCON_bits.NOT_WUR
 607 #define SBODEN               PCON_bits.SBODEN
 608 #define ULPWUE               PCON_bits.ULPWUE
 609
 610 // ----- PIE1 bits --------------------
 611 typedef union {
 612   struct {
 613     unsigned char TMR1IE:1;
 614     unsigned char :1;
 615     unsigned char OSFIE:1;
 616     unsigned char C1IE:1;
 617     unsigned char :1;
 618     unsigned char CRIE:1;
 619     unsigned char LVDIE:1;
 620     unsigned char EEIE:1;
 621   };
 622 } __PIE1_bits_t;
 623 extern volatile __PIE1_bits_t __at(PIE1_ADDR) PIE1_bits;
 624
 625 #define TMR1IE               PIE1_bits.TMR1IE
 626 #define OSFIE                PIE1_bits.OSFIE
 627 #define C1IE                 PIE1_bits.C1IE
 628 #define CRIE                 PIE1_bits.CRIE
 629 #define LVDIE                PIE1_bits.LVDIE
 630 #define EEIE                 PIE1_bits.EEIE
 631
 632 // ----- PIR1 bits --------------------
 633 typedef union {
 634   struct {
 635     unsigned char TMR1IF:1;
 636     unsigned char :1;
 637     unsigned char OSFIF:1;
 638     unsigned char C1IF:1;
 639     unsigned char :1;
 640     unsigned char CRIF:1;
 641     unsigned char LVDIF:1;
 642     unsigned char EEIF:1;
 643   };
 644 } __PIR1_bits_t;
 645 extern volatile __PIR1_bits_t __at(PIR1_ADDR) PIR1_bits;
 646
 647 #define TMR1IF               PIR1_bits.TMR1IF
 648 #define OSFIF                PIR1_bits.OSFIF
 649 #define C1IF                 PIR1_bits.C1IF
 650 #define CRIF                 PIR1_bits.CRIF
 651 #define LVDIF                PIR1_bits.LVDIF
 652 #define EEIF                 PIR1_bits.EEIF
 653
 654 // ----- STATUS bits --------------------
 655 typedef union {
 656   struct {
 657     unsigned char C:1;
 658     unsigned char DC:1;
 659     unsigned char Z:1;
 660     unsigned char NOT_PD:1;
 661     unsigned char NOT_TO:1;
 662     unsigned char RP0:1;
 663     unsigned char RP1:1;
 664     unsigned char IRP:1;
 665   };
 666 } __STATUS_bits_t;
 667 extern volatile __STATUS_bits_t __at(STATUS_ADDR) STATUS_bits;
 668
 669 #define C                    STATUS_bits.C
 670 #define DC                   STATUS_bits.DC
 671 #define Z                    STATUS_bits.Z
 672 #define NOT_PD               STATUS_bits.NOT_PD
 673 #define NOT_TO               STATUS_bits.NOT_TO
 674 #define RP0                  STATUS_bits.RP0
 675 #define RP1                  STATUS_bits.RP1
 676 #define IRP                  STATUS_bits.IRP
 677
 678 // ----- T1CON bits --------------------
 679 typedef union {
 680   struct {
 681     unsigned char TMR1ON:1;
 682     unsigned char TMR1CS:1;
 683     unsigned char NOT_T1SYNC:1;
 684     unsigned char T1OSCEN:1;
 685     unsigned char T1CKPS0:1;
 686     unsigned char T1CKPS1:1;
 687     unsigned char TMR1GE:1;
 688     unsigned char T1GINV:1;
 689   };
 690 } __T1CON_bits_t;
 691 extern volatile __T1CON_bits_t __at(T1CON_ADDR) T1CON_bits;
 692
 693 #define TMR1ON               T1CON_bits.TMR1ON
 694 #define TMR1CS               T1CON_bits.TMR1CS
 695 #define NOT_T1SYNC           T1CON_bits.NOT_T1SYNC
 696 #define T1OSCEN              T1CON_bits.T1OSCEN
 697 #define T1CKPS0              T1CON_bits.T1CKPS0
 698 #define T1CKPS1              T1CON_bits.T1CKPS1
 699 #define TMR1GE               T1CON_bits.TMR1GE
 700 #define T1GINV               T1CON_bits.T1GINV
 701
 702 // ----- WDTCON bits --------------------
 703 typedef union {
 704   struct {
 705     unsigned char SWDTEN:1;
 706     unsigned char WDTPS0:1;
 707     unsigned char WDTPS1:1;
 708     unsigned char WDTPS2:1;
 709     unsigned char WDTPS3:1;
 710     unsigned char :1;
 711     unsigned char :1;
 712     unsigned char :1;
 713   };
 714 } __WDTCON_bits_t;
 715 extern volatile __WDTCON_bits_t __at(WDTCON_ADDR) WDTCON_bits;
 716
 717 #define SWDTEN               WDTCON_bits.SWDTEN
 718 #define WDTPS0               WDTCON_bits.WDTPS0
 719 #define WDTPS1               WDTCON_bits.WDTPS1
 720 #define WDTPS2               WDTCON_bits.WDTPS2
 721 #define WDTPS3               WDTCON_bits.WDTPS3
 722
 723 #endif