git.gag.com Git - fw/sdcc/blob - device/include/at89x52.h

   1 /*-------------------------------------------------------------------------
   2   Register Declarations for ATMEL 89x52 Processors
   3
   4    Written By - Bernd Bartmann
   5     Bernd.Bartmann@picard.isdn.cs.tu-berlin.de (1999)
   6     based on reg51.h by Sandeep Dutta sandeep.dutta@usa.net
   7     KEIL C compatible definitions are included
   8
   9    This program is free software; you can redistribute it and/or modify it
  10    under the terms of the GNU General Public License as published by the
  11    Free Software Foundation; either version 2, or (at your option) any
  12    later version.
  13
  14    This program is distributed in the hope that it will be useful,
  15    but WITHOUT ANY WARRANTY; without even the implied warranty of
  16    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17    GNU General Public License for more details.
  18
  19    You should have received a copy of the GNU General Public License
  20    along with this program; if not, write to the Free Software
  21    Foundation, 59 Temple Place - Suite 330, Boston, MA 02111-1307, USA.
  22
  23    In other words, you are welcome to use, share and improve this program.
  24    You are forbidden to forbid anyone else to use, share and improve
  25    what you give them.   Help stamp out software-hoarding!
  26 -------------------------------------------------------------------------*/
  27
  28 #ifndef AT89x52_H
  29 #define AT89x52_H
  30
  31 /* BYTE addressable registers */
  32 sfr at 0x80 P0          ;
  33 sfr at 0x81 SP          ;
  34 sfr at 0x82 DPL         ;
  35 sfr at 0x83 DPH         ;
  36 sfr at 0x87 PCON        ;
  37 sfr at 0x88 TCON        ;
  38 sfr at 0x89 TMOD        ;
  39 sfr at 0x8A TL0         ;
  40 sfr at 0x8B TL1         ;
  41 sfr at 0x8C TH0         ;
  42 sfr at 0x8D TH1         ;
  43 sfr at 0x90 P1          ;
  44 sfr at 0x98 SCON        ;
  45 sfr at 0x99 SBUF        ;
  46 sfr at 0xA0 P2          ;
  47 sfr at 0xA8 IE          ;
  48 sfr at 0xB0 P3          ;
  49 sfr at 0xB8 IP          ;
  50 sfr at 0xC8 T2CON       ;
  51 sfr at 0xC9 T2MOD       ;
  52 sfr at 0xCA RCAP2L      ;
  53 sfr at 0xCB RCAP2H      ;
  54 sfr at 0xCC TL2         ;
  55 sfr at 0xCD TH2         ;
  56 sfr at 0xD0 PSW         ;
  57 sfr at 0xE0 ACC         ;
  58 sfr at 0xE0 A           ;
  59 sfr at 0xF0 B           ;
  60
  61
  62 /* BIT addressable registers */
  63 /* P0 */
  64 sbit at 0x80 P0_0       ;
  65 sbit at 0x81 P0_1       ;
  66 sbit at 0x82 P0_2       ;
  67 sbit at 0x83 P0_3       ;
  68 sbit at 0x84 P0_4       ;
  69 sbit at 0x85 P0_5       ;
  70 sbit at 0x86 P0_6       ;
  71 sbit at 0x87 P0_7       ;
  72
  73 /* TCON */
  74 sbit at 0x88 IT0        ;
  75 sbit at 0x89 IE0        ;
  76 sbit at 0x8A IT1        ;
  77 sbit at 0x8B IE1        ;
  78 sbit at 0x8C TR0        ;
  79 sbit at 0x8D TF0        ;
  80 sbit at 0x8E TR1        ;
  81 sbit at 0x8F TF1        ;
  82
  83 /* P1 */
  84 sbit at 0x90 P1_0       ;
  85 sbit at 0x91 P1_1       ;
  86 sbit at 0x92 P1_2       ;
  87 sbit at 0x93 P1_3       ;
  88 sbit at 0x94 P1_4       ;
  89 sbit at 0x95 P1_5       ;
  90 sbit at 0x96 P1_6       ;
  91 sbit at 0x97 P1_7       ;
  92
  93 sbit at 0x90 T2         ;
  94 sbit at 0x91 T2EX       ;
  95
  96 /* SCON */
  97 sbit at 0x98 RI         ;
  98 sbit at 0x99 TI         ;
  99 sbit at 0x9A RB8        ;
 100 sbit at 0x9B TB8        ;
 101 sbit at 0x9C REN        ;
 102 sbit at 0x9D SM2        ;
 103 sbit at 0x9E SM1        ;
 104 sbit at 0x9F SM0        ;
 105
 106 /* P2 */
 107 sbit at 0xA0 P2_0       ;
 108 sbit at 0xA1 P2_1       ;
 109 sbit at 0xA2 P2_2       ;
 110 sbit at 0xA3 P2_3       ;
 111 sbit at 0xA4 P2_4       ;
 112 sbit at 0xA5 P2_5       ;
 113 sbit at 0xA6 P2_6       ;
 114 sbit at 0xA7 P2_7       ;
 115
 116 /* IE */
 117 sbit at 0xA8 EX0        ;
 118 sbit at 0xA9 ET0        ;
 119 sbit at 0xAA EX1        ;
 120 sbit at 0xAB ET1        ;
 121 sbit at 0xAC ES         ;
 122 sbit at 0xAD ET2        ;
 123 sbit at 0xAF EA         ;
 124
 125 /* P3 */
 126 sbit at 0xB0 P3_0       ;
 127 sbit at 0xB1 P3_1       ;
 128 sbit at 0xB2 P3_2       ;
 129 sbit at 0xB3 P3_3       ;
 130 sbit at 0xB4 P3_4       ;
 131 sbit at 0xB5 P3_5       ;
 132 sbit at 0xB6 P3_6       ;
 133 sbit at 0xB7 P3_7       ;
 134
 135 sbit at 0xB0 RXD        ;
 136 sbit at 0xB1 TXD        ;
 137 sbit at 0xB2 INT0       ;
 138 sbit at 0xB3 INT1       ;
 139 sbit at 0xB4 T0         ;
 140 sbit at 0xB5 T1         ;
 141 sbit at 0xB6 WR         ;
 142 sbit at 0xB7 RD         ;
 143
 144 /* IP */
 145 sbit at 0xB8 PX0        ;
 146 sbit at 0xB9 PT0        ;
 147 sbit at 0xBA PX1        ;
 148 sbit at 0xBB PT1        ;
 149 sbit at 0xBC PS         ;
 150 sbit at 0xBD PT2        ;
 151
 152 /* T2CON */
 153 sbit at 0xC8 T2CON_0    ;
 154 sbit at 0xC9 T2CON_1    ;
 155 sbit at 0xCA T2CON_2    ;
 156 sbit at 0xCB T2CON_3    ;
 157 sbit at 0xCC T2CON_4    ;
 158 sbit at 0xCD T2CON_5    ;
 159 sbit at 0xCE T2CON_6    ;
 160 sbit at 0xCF T2CON_7    ;
 161
 162 sbit at 0xC8 CP_RL2     ;
 163 sbit at 0xC9 C_T2       ;
 164 sbit at 0xCA TR2        ;
 165 sbit at 0xCB EXEN2      ;
 166 sbit at 0xCC TCLK       ;
 167 sbit at 0xCD RCLK       ;
 168 sbit at 0xCE EXF2       ;
 169 sbit at 0xCF TF2        ;
 170
 171 /* PSW */
 172 sbit at 0xD0 P          ;
 173 sbit at 0xD1 FL         ;
 174 sbit at 0xD2 OV         ;
 175 sbit at 0xD3 RS0        ;
 176 sbit at 0xD4 RS1        ;
 177 sbit at 0xD5 F0         ;
 178 sbit at 0xD6 AC         ;
 179 sbit at 0xD7 CY         ;
 180
 181
 182 /* BIT definitions for bits that are not directly accessible */
 183 /* PCON bits */
 184 #define IDL             0x01
 185 #define PD              0x02
 186 #define GF0             0x04
 187 #define GF1             0x08
 188 #define SMOD            0x80
 189
 190 #define IDL_            0x01
 191 #define PD_             0x02
 192 #define GF0_            0x04
 193 #define GF1_            0x08
 194 #define SMOD_           0x80
 195
 196 /* TMOD bits */
 197 #define M0_0            0x01
 198 #define M1_0            0x02
 199 #define C_T0            0x04
 200 #define GATE0           0x08
 201 #define M0_1            0x10
 202 #define M1_1            0x20
 203 #define C_T1            0x40
 204 #define GATE1           0x80
 205
 206 #define M0_0_           0x01
 207 #define M1_0_           0x02
 208 #define C_T0_           0x04
 209 #define GATE0_          0x08
 210 #define M0_1_           0x10
 211 #define M1_1_           0x20
 212 #define C_T1_           0x40
 213 #define GATE1_          0x80
 214
 215 #define T0_M0           0x01
 216 #define T0_M1           0x02
 217 #define T0_CT           0x04
 218 #define T0_GATE         0x08
 219 #define T1_M0           0x10
 220 #define T1_M1           0x20
 221 #define T1_CT           0x40
 222 #define T1_GATE         0x80
 223
 224 #define T0_M0_          0x01
 225 #define T0_M1_          0x02
 226 #define T0_CT_          0x04
 227 #define T0_GATE_        0x08
 228 #define T1_M0_          0x10
 229 #define T1_M1_          0x20
 230 #define T1_CT_          0x40
 231 #define T1_GATE_        0x80
 232
 233 #define T0_MASK         0x0F
 234 #define T1_MASK         0xF0
 235
 236 #define T0_MASK_        0x0F
 237 #define T1_MASK_        0xF0
 238
 239 /* T2MOD bits */
 240 #define DCEN            0x01
 241 #define T2OE            0x02
 242
 243 #define DCEN_           0x01
 244 #define T2OE_           0x02
 245
 246
 247 /* Interrupt numbers: address = (number * 8) + 3 */
 248 #define IE0_VECTOR      0       /* 0x03 external interrupt 0 */
 249 #define TF0_VECTOR      1       /* 0x0b timer 0 */
 250 #define IE1_VECTOR      2       /* 0x13 external interrupt 1 */
 251 #define TF1_VECTOR      3       /* 0x1b timer 1 */
 252 #define SI0_VECTOR      4       /* 0x23 serial port 0 */
 253 #define TF2_VECTOR      5       /* 0x2B timer 2 */
 254 #define EX2_VECTOR      5       /* 0x2B external interrupt 2 */
 255
 256 #endif
 257