git.gag.com Git - hw/altusmetrum/blob - datasheets/ti/cc1310/swrc319/Cadence/Allegro/pxlBA.txt

   1 # pxlba generated file\r
   2 \r
   3 # pxlBA.txt : Extract file used to extract properties for\r
   4 #             back annotation using packagerxl. Refer to Allegro extract\r
   5 #             documentation for more details on the syntax of this file\r
   6 #             and the Extract program.\r
   7 \r
   8 #             The lines starting with # are comments.\r
   9 #             The default version of this file extracts the minimum number\r
  10 #             of properties necessary to ba changes to packaging.\r
  11 #             To extract additional properties the user must remove the\r
  12 #             comment character '#' from the appropriate lines. Or\r
  13 #             add a line with the property name to the appropriate section.\r
  14 \r
  15 #             a2pxl looks for this file in the current working directory.\r
  16 #             If it is not found there, it looks for it\r
  17 #             in the hierarchy in the following location:\r
  18 #                 <installation dir>/tools/pcb/text/views\r
  19 \r
  20 \r
  21 # Connection view. File: pinView.dat\r
  22 #\r
  23 LOGICAL_PIN\r
  24 # These properties must not be removed, moved or modified.\r
  25 #  vvvvvvvvvvvvvvvvvvv\r
  26 NET_NAME\r
  27 REFDES\r
  28 PIN_NUMBER\r
  29 FUNC_LOGICAL_PATH\r
  30 COMP_DEVICE_TYPE\r
  31 FUNC_SCH_SIZE\r
  32 FUNC_HAS_FIXED_SIZE\r
  33 FUNC_DES\r
  34 #  ^^^^^^^^^^^^^^^^^^^\r
  35 # Any other PIN properties to be back annotated show up here.\r
  36 PIN_NET_SHORT\r
  37 PIN_NO_SWAP_PIN\r
  38 PIN_NO_PIN_ESCAPE\r
  39 PIN_PIN_ESCAPE\r
  40 PIN_PIN_SIGNAL_MODEL\r
  41 PIN_NO_DRC\r
  42 PIN_NO_SHAPE_CONNECT\r
  43 END\r
  44 \r
  45 # Function properties view. File: funcView.dat\r
  46 # In order to backannotate function properties you must\r
  47 # include FUNC_LOGICAL_PATH.\r
  48 #\r
  49 FUNCTION\r
  50 FUNC_LOGICAL_PATH\r
  51 COMP_DEVICE_TYPE\r
  52 REFDES\r
  53 FUNC_PRIM_FILE\r
  54 COMP_PARENT_PPT\r
  55 COMP_PARENT_PPT_PART\r
  56 COMP_PARENT_PART_TYPE\r
  57 FUNC_SCH_SIZE\r
  58 FUNC_HAS_FIXED_SIZE\r
  59 FUNC_DES\r
  60 FUNC_GROUP\r
  61 FUNC_ROOM\r
  62 FUNC_CDS_FSP_UID\r
  63 FUNC_NO_SWAP_PIN\r
  64 FUNC_HARD_LOCATION\r
  65 FUNC_NO_SWAP_GATE_EXT\r
  66 FUNC_CDS_FSP_MAPPED_CELL\r
  67 FUNC_CDS_FSP_FPGA_SYMBOL\r
  68 FUNC_CDS_FSP_TERM_TYPE\r
  69 FUNC_CDS_FSP_TERM_NAME\r
  70 FUNC_ROOM\r
  71 FUNC_GROUP\r
  72 FUNC_CDS_FSP_TERM_INDEX\r
  73 FUNC_NO_SWAP_GATE\r
  74 END\r
  75 \r
  76 # Component properties view. File: compView.dat\r
  77 # In order to backannotate component properties you must\r
  78 # include REFDES\r
  79 #\r
  80 COMPONENT\r
  81 REFDES\r
  82 COMP_VOLTAGE\r
  83 COMP_CDS_FSP_LIB_PART_MODEL\r
  84 COMP_CDS_FSP_INSTANCE_NAME\r
  85 COMP_ROOM\r
  86 COMP_GROUP\r
  87 COMP_SIGNAL_MODEL\r
  88 COMP_CDS_FSP_INSTANCE_ID\r
  89 COMP_NO_XNET_CONNECTION\r
  90 COMP_CDS_FSP_IS_FPGA\r
  91 #   The following two properties are needed to feedback ppt\r
  92 #   part selections done in Allegro.\r
  93 #   You may comment them out if you do not use this functionality.\r
  94 COMP_PARENT_PPT\r
  95 COMP_PARENT_PPT_PART\r
  96 COMP_REUSE_ID\r
  97 COMP_REUSE_NAME\r
  98 COMP_REUSE_INSTANCE\r
  99 END\r
 100 \r
 101 #\r
 102 # Signal properties view. File: netView.dat\r
 103 # In order to backannotate signal properties you must\r
 104 # include NET_NAME\r
 105 #\r
 106 NET\r
 107 NET_NAME\r
 108 NET_LOGICAL_PATH\r
 109 NET_CDS_FSP_UID\r
 110 NET_SHIELD_NET\r
 111 NET_RELATIVE_PROPAGATION_DELAY\r
 112 NET_NO_PIN_ESCAPE\r
 113 NET_NET_SHORT\r
 114 NET_VOLTAGE_LAYER\r
 115 NET_VOLTAGE\r
 116 NET_RATSNEST_SCHEDULE\r
 117 NET_CLOCK_NET\r
 118 NET_NET_PHYSICAL_TYPE\r
 119 NET_MAX_FINAL_SETTLE\r
 120 NET_NO_TEST\r
 121 NET_MAX_EXPOSED_LENGTH\r
 122 NET_ELECTRICAL_CONSTRAINT_SET\r
 123 NET_CDS_FSP_BUS_INDEX\r
 124 NET_STUB_LENGTH\r
 125 NET_SHIELD_TYPE\r
 126 NET_NO_RAT\r
 127 NET_PROPAGATION_DELAY\r
 128 NET_NO_RIPUP\r
 129 NET_MIN_HOLD\r
 130 NET_DIFFERENTIAL_PAIR\r
 131 NET_MIN_SETUP\r
 132 NET_MIN_NECK_WIDTH\r
 133 NET_BUS_NAME\r
 134 NET_MIN_NOISE_MARGIN\r
 135 NET_MATCHED_DELAY\r
 136 NET_ECL\r
 137 NET_DIFFP_LENGTH_TOL\r
 138 NET_DIFFP_2ND_LENGTH\r
 139 NET_NET_GROUP_GRP_NAME\r
 140 NET_SUBNET_NAME\r
 141 NET_MIN_BOND_LENGTH\r
 142 NET_MAX_OVERSHOOT\r
 143 NET_TS_ALLOWED\r
 144 NET_MAX_VIA_COUNT\r
 145 NET_EMC_CRITICAL_NET\r
 146 NET_CDS_FSP_NET\r
 147 NET_PROBE_NUMBER\r
 148 NET_NO_ROUTE\r
 149 NET_MIN_LINE_WIDTH\r
 150 NET_ECL_TEMP\r
 151 NET_NO_GLOSS\r
 152 NET_ROUTE_PRIORITY\r
 153 NET_NET_SPACING_TYPE\r
 154 NET_IMPEDANCE_RULE\r
 155 END\r