initial placement of re-designed board with more I/O, starting to route

[hw/elf] / cortex.sch

diff --git a/cortex.sch b/cortex.sch
index e79a486d880ff923e5e138eeab02b5d6b7430aa7..0c929247788fb8d4b778900996bcc6fe4a529304 100644 (file)
--- a/cortex.sch
+++ b/cortex.sch
@@ -10,7 +10,6 @@ T 80600 40400 9 10 1 0 0 0 1
 2
 T 77700 40400 9 10 1 0 0 0 1
 cortex.sch
-N 45000 56900 44700 56900 4
 C 44800 55000 1 0 1 gnd.sym
 C 53500 68300 1 0 0 3.3V-plus.sym
 N 53700 67300 53700 68300 4
@@ -567,42 +566,42 @@ netname=BMA0
 N 59600 47700 61000 47700 4
 {
 T 60700 47800 5 10 1 1 0 0 1
-netname=D7
+netname=D0
 }
 N 59600 48100 61000 48100 4
 {
 T 60700 48200 5 10 1 1 0 0 1
-netname=D6
+netname=D1
 }
 N 59600 48500 61000 48500 4
 {
 T 60700 48600 5 10 1 1 0 0 1
-netname=D5
+netname=D2
 }
 N 59600 48900 61000 48900 4
 {
 T 60700 49000 5 10 1 1 0 0 1
-netname=D4
+netname=D3
 }
 N 59600 49300 61000 49300 4
 {
 T 60700 49400 5 10 1 1 0 0 1
-netname=D3
+netname=D4
 }
 N 59600 49700 61000 49700 4
 {
 T 60700 49800 5 10 1 1 0 0 1
-netname=D2
+netname=D5
 }
 N 59600 50100 61000 50100 4
 {
 T 60700 50200 5 10 1 1 0 0 1
-netname=D1
+netname=D6
 }
 N 59600 50500 61000 50500 4
 {
 T 60700 50600 5 10 1 1 0 0 1
-netname=D0
+netname=D7
 }
 N 48800 54100 50100 54100 4
 {
@@ -631,59 +630,59 @@ vendor_part_number=511-STM32L151VCT6
 T 50100 46900 5 10 0 1 0 0 1
 loadstatus=smt
 }
-N 59600 56900 61000 56900 4
+N 59600 66500 61000 66500 4
 {
-T 60100 57000 5 10 1 1 0 0 1
+T 60100 66600 5 10 1 1 0 0 1
 netname=hex_row_3
 }
-N 59600 56100 61000 56100 4
+N 59600 65700 61000 65700 4
 {
-T 60100 56200 5 10 1 1 0 0 1
+T 60100 65800 5 10 1 1 0 0 1
 netname=hex_col_0
 }
-N 59600 55700 61000 55700 4
+N 59600 65300 61000 65300 4
 {
-T 60100 55800 5 10 1 1 0 0 1
+T 60100 65400 5 10 1 1 0 0 1
 netname=hex_col_1
 }
-N 59600 55300 61000 55300 4
+N 59600 64900 61000 64900 4
 {
-T 60100 55400 5 10 1 1 0 0 1
+T 60100 65000 5 10 1 1 0 0 1
 netname=hex_row_0
 }
-N 59600 54900 61000 54900 4
+N 59600 64500 61000 64500 4
 {
-T 60100 55000 5 10 1 1 0 0 1
+T 60100 64600 5 10 1 1 0 0 1
 netname=hex_col_2
 }
-N 59600 54500 61000 54500 4
+N 59600 64100 61000 64100 4
 {
-T 60100 54600 5 10 1 1 0 0 1
+T 60100 64200 5 10 1 1 0 0 1
 netname=hex_col_3
 }
-N 59600 54100 61000 54100 4
+N 59600 63700 61000 63700 4
 {
-T 60100 54200 5 10 1 1 0 0 1
+T 60100 63800 5 10 1 1 0 0 1
 netname=hex_row_2
 }
-N 50100 53300 48800 53300 4
+N 61000 63300 59600 63300 4
 {
-T 48800 53400 5 10 1 1 0 0 1
+T 60200 63400 5 10 1 1 0 0 1
 netname=sw_input
 }
-N 50100 52900 48800 52900 4
+N 61000 62900 59600 62900 4
 {
-T 48800 53000 5 10 1 1 0 0 1
+T 60300 63000 5 10 1 1 0 0 1
 netname=sw_mp
 }
-N 50100 52500 48800 52500 4
+N 61000 62500 59600 62500 4
 {
-T 48800 52600 5 10 1 1 0 0 1
+T 60300 62600 5 10 1 1 0 0 1
 netname=sw_run
 }
-N 50100 52100 48800 52100 4
+N 61000 62100 59600 62100 4
 {
-T 48800 52200 5 10 1 1 0 0 1
+T 60300 62200 5 10 1 1 0 0 1
 netname=sw_load
 }
 N 50100 59300 48800 59300 4
@@ -696,85 +695,10 @@ N 50100 58900 48800 58900 4
 T 48800 59000 5 10 1 1 0 0 1
 netname=BTPB
 }
-N 59600 56500 61000 56500 4
-{
-T 60100 56600 5 10 1 1 0 0 1
-netname=hex_row_1
-}
-N 59600 63700 61000 63700 4
-{
-T 60000 63800 5 10 1 1 0 0 1
-netname=7seg_seg_dp
-}
-N 59600 64100 61000 64100 4
-{
-T 60000 64200 5 10 1 1 0 0 1
-netname=7seg_seg_g
-}
-N 59600 64500 61000 64500 4
-{
-T 60000 64600 5 10 1 1 0 0 1
-netname=7seg_seg_f
-}
-N 59600 64900 61000 64900 4
-{
-T 60000 65000 5 10 1 1 0 0 1
-netname=7seg_seg_e
-}
-N 59600 65300 61000 65300 4
-{
-T 60000 65400 5 10 1 1 0 0 1
-netname=7seg_seg_d
-}
-N 59600 65700 61000 65700 4
-{
-T 60000 65800 5 10 1 1 0 0 1
-netname=7seg_seg_c
-}
 N 59600 66100 61000 66100 4
 {
-T 60000 66200 5 10 1 1 0 0 1
-netname=7seg_seg_b
-}
-N 59600 66500 61000 66500 4
-{
-T 60000 66600 5 10 1 1 0 0 1
-netname=7seg_seg_a
-}
-N 59600 60900 61000 60900 4
-{
-T 60200 61000 5 10 1 1 0 0 1
-netname=7seg_a_4
-}
-N 59600 61300 61000 61300 4
-{
-T 60200 61400 5 10 1 1 0 0 1
-netname=7seg_a_3
-}
-N 59600 61700 61000 61700 4
-{
-T 60200 61800 5 10 1 1 0 0 1
-netname=7seg_a_2
-}
-N 59600 62100 61000 62100 4
-{
-T 60200 62200 5 10 1 1 0 0 1
-netname=7seg_a_1
-}
-N 59600 62500 61000 62500 4
-{
-T 60200 62600 5 10 1 1 0 0 1
-netname=7seg_a_0
-}
-N 59600 62900 61000 62900 4
-{
-T 60200 63000 5 10 1 1 0 0 1
-netname=7seg_d_1
-}
-N 59600 63300 61000 63300 4
-{
-T 60200 63400 5 10 1 1 0 0 1
-netname=7seg_d_0
+T 60100 66200 5 10 1 1 0 0 1
+netname=hex_row_1
 }
 N 48800 60900 50100 60900 4
 {
@@ -796,24 +720,24 @@ N 48800 59700 50100 59700 4
 T 48800 59800 5 10 1 1 0 0 1
 netname=\_BMWR\_
 }
-N 48800 51700 50100 51700 4
-{
-T 48800 51800 5 10 1 1 0 0 1
-netname=\_EF1\_
-}
 N 48800 51300 50100 51300 4
 {
 T 48800 51400 5 10 1 1 0 0 1
-netname=\_EF2\_
+netname=\_EF1\_
 }
 N 48800 50900 50100 50900 4
 {
 T 48800 51000 5 10 1 1 0 0 1
-netname=\_EF3\_
+netname=\_EF2\_
 }
 N 48800 50500 50100 50500 4
 {
 T 48800 50600 5 10 1 1 0 0 1
+netname=\_EF3\_
+}
+N 48800 50100 50100 50100 4
+{
+T 48800 50200 5 10 1 1 0 0 1
 netname=\_EF4\_
 }
 N 48800 57700 50100 57700 4
@@ -836,29 +760,29 @@ N 48800 58500 50100 58500 4
 T 48800 58600 5 10 1 1 0 0 1
 netname=\_WAIT\_
 }
-N 48800 58100 50100 58100 4
+N 48800 54900 50100 54900 4
 {
-T 48800 58200 5 10 1 1 0 0 1
+T 48800 55000 5 10 1 1 0 0 1
 netname=\_CLEAR\_
 }
-N 48800 50100 50100 50100 4
-{
-T 48800 50200 5 10 1 1 0 0 1
-netname=Q
-}
 N 48800 49700 50100 49700 4
 {
 T 48800 49800 5 10 1 1 0 0 1
-netname=SC1
+netname=Q
 }
 N 48800 49300 50100 49300 4
 {
 T 48800 49400 5 10 1 1 0 0 1
-netname=SC0
+netname=SC1
 }
 N 48800 48900 50100 48900 4
 {
 T 48800 49000 5 10 1 1 0 0 1
+netname=SC0
+}
+N 48800 48500 50100 48500 4
+{
+T 48800 48600 5 10 1 1 0 0 1
 netname=\_BMRD\_
 }
 N 59600 59700 61000 59700 4
@@ -886,14 +810,88 @@ N 47300 55700 47300 61700 4
 N 50100 55300 46900 55300 4
 N 46900 55300 46900 61300 4
 C 64000 70300 1 0 0 5V-plus.sym
-C 44800 56900 1 0 0 5V-plus.sym
+C 45500 58800 1 0 0 5V-plus.sym
 N 59600 58100 61000 58100 4
 {
-T 60800 58200 5 10 1 1 0 0 1
-netname=tx
+T 60700 58200 5 10 1 1 0 0 1
+netname=tx2
 }
 N 59600 57700 61000 57700 4
 {
-T 60800 57800 5 10 1 1 0 0 1
-netname=rx
+T 60700 57800 5 10 1 1 0 0 1
+netname=rx2
+}
+C 44700 59600 1 0 1 conn-2.sym
+{
+T 44195 60245 5 10 1 1 0 6 1
+refdes=J1
+T 44000 59400 5 10 1 1 0 0 1
+value=5VDC
+T 44700 59600 5 10 0 1 0 0 1
+footprint=100mil2pin
+T 44700 59600 5 10 0 1 0 0 1
+device=CONNECTOR
+T 44700 59600 5 10 0 1 0 0 1
+loadstatus=throughhole
+}
+C 44700 59400 1 0 0 gnd.sym
+N 44800 59700 44700 59700 4
+N 48800 58100 50100 58100 4
+{
+T 48800 58200 5 10 1 1 0 0 1
+netname=vga_pixels
+}
+N 48800 53300 50100 53300 4
+{
+T 48800 53400 5 10 1 1 0 0 1
+netname=vga_hsync
+}
+N 59600 54900 61000 54900 4
+{
+T 60200 55000 5 10 1 1 0 0 1
+netname=vga_vsync
+}
+N 59600 60100 61000 60100 4
+{
+T 60400 60200 5 10 1 1 0 0 1
+netname=cs_led
+}
+N 59600 56500 61000 56500 4
+{
+T 60200 56600 5 10 1 1 0 0 1
+netname=ps2_data
+}
+N 59600 56100 61000 56100 4
+{
+T 60300 56200 5 10 1 1 0 0 1
+netname=ps2_clk
+}
+C 44700 57700 1 0 1 conn-3.sym
+{
+T 44300 59000 5 10 1 1 0 6 1
+refdes=J8
+T 44700 57700 5 10 0 1 0 0 1
+footprint=100mil3pin
+T 44700 57700 5 10 0 1 0 0 1
+device=CONNECTOR
+T 44700 57700 5 10 0 1 0 0 1
+loadstatus=throughhole
+}
+N 44700 60100 45200 60100 4
+N 45200 60100 45200 58700 4
+N 45200 58700 44700 58700 4
+N 44700 57900 45200 57900 4
+N 45200 57900 45200 56900 4
+N 45200 56900 44700 56900 4
+N 44700 58300 45700 58300 4
+N 45700 58300 45700 58800 4
+N 48800 52100 50100 52100 4
+{
+T 48800 52200 5 10 1 1 0 0 1
+netname=tx1
+}
+N 48800 51700 50100 51700 4
+{
+T 48800 51800 5 10 1 1 0 0 1
+netname=rx1
 }