4df5d688fbb007e9c8196b94cae2aa842a03d934
[fw/sdcc] / device / lib / pic16 / libdev / pic18f1220.c
1
2 /*
3  * pic18f1220.c - PIC18F1220 Device Library Source
4  *
5  * This file is part of the GNU PIC Library.
6  *
7  * January, 2004
8  * The GNU PIC Library is maintained by,
9  *      Vangelis Rokas <vrokas@otenet.gr>
10  *
11  * $Id$
12  *
13  */
14
15 #include <pic18f1220.h>
16
17 sfr at 0xf80 PORTA;
18 volatile __PORTAbits_t at 0xf80 PORTAbits;
19
20 sfr at 0xf81 PORTB;
21 volatile __PORTBbits_t at 0xf81 PORTBbits;
22
23 sfr at 0xf89 LATA;
24 volatile __LATAbits_t at 0xf89 LATAbits;
25
26 sfr at 0xf8a LATB;
27 volatile __LATBbits_t at 0xf8a LATBbits;
28
29 sfr at 0xf92 TRISA;
30 volatile __TRISAbits_t at 0xf92 TRISAbits;
31
32 sfr at 0xf93 TRISB;
33 volatile __TRISBbits_t at 0xf93 TRISBbits;
34
35 sfr at 0xf9d PIE1;
36 volatile __PIE1bits_t at 0xf9d PIE1bits;
37
38 sfr at 0xf9e PIR1;
39 volatile __PIR1bits_t at 0xf9e PIR1bits;
40
41 sfr at 0xf9f IPR1;
42 volatile __IPR1bits_t at 0xf9f IPR1bits;
43
44 sfr at 0xfa0 PIE2;
45 volatile __PIE2bits_t at 0xfa0 PIE2bits;
46
47 sfr at 0xfa1 PIR2;
48 volatile __PIR2bits_t at 0xfa1 PIR2bits;
49
50 sfr at 0xfa2 IPR2;
51 volatile __IPR2bits_t at 0xfa2 IPR2bits;
52
53 sfr at 0xfa6 EECON1;
54 volatile __EECON1bits_t at 0xfa6 EECON1bits;
55
56 sfr at 0xfa7 EECON2;
57 sfr at 0xfa8 EEDATA;
58 sfr at 0xfa9 EEADR;
59 sfr at 0xfaa BAUDCTL;
60 sfr at 0xfab RCSTA;
61 volatile __RCSTAbits_t at 0xfab RCSTAbits;
62
63 sfr at 0xfac TXSTA;
64 volatile __TXSTAbits_t at 0xfac TXSTAbits;
65
66 sfr at 0xfad TXREG;
67 sfr at 0xfae RCREG;
68 sfr at 0xfaf SPBRG;
69 sfr at 0xfb0 SPBRGH;
70 sfr at 0xfb1 T3CON;
71 volatile __T3CONbits_t at 0xfb1 T3CONbits;
72
73 sfr at 0xfb2 TMR3L;
74 sfr at 0xfb3 TMR3H;
75 sfr at 0xfbd CCP1CON;
76 volatile __CCP1CONbits_t at 0xfbd CCP1CONbits;
77
78 sfr at 0xfbe CCPR1L;
79 sfr at 0xfbf CCPR1H;
80 sfr at 0xfc0 ADCON2;
81 volatile __ADCON2bits_t at 0xfc0 ADCON2bits;
82
83 sfr at 0xfc1 ADCON1;
84 volatile __ADCON1bits_t at 0xfc1 ADCON1bits;
85
86 sfr at 0xfc2 ADCON0;
87 volatile __ADCON0bits_t at 0xfc2 ADCON0bits;
88
89 sfr at 0xfc3 ADRESL;
90 sfr at 0xfc4 ADRESH;
91 sfr at 0xfca T2CON;
92 volatile __T2CONbits_t at 0xfca T2CONbits;
93
94 sfr at 0xfcb PR2;
95 sfr at 0xfcc TMR2;
96 sfr at 0xfcd T1CON;
97 volatile __T1CONbits_t at 0xfcd T1CONbits;
98
99 sfr at 0xfce TMR1L;
100 sfr at 0xfcf TMR1H;
101 sfr at 0xfd0 RCON;
102 volatile __RCONbits_t at 0xfd0 RCONbits;
103
104 sfr at 0xfd1 WDTCON;
105 volatile __WDTCONbits_t at 0xfd1 WDTCONbits;
106
107 sfr at 0xfd2 LVDCON;
108 volatile __LVDCONbits_t at 0xfd2 LVDCONbits;
109
110 sfr at 0xfd3 OSCCON;
111 volatile __OSCCONbits_t at 0xfd3 OSCCONbits;
112
113 sfr at 0xfd5 T0CON;
114 sfr at 0xfd6 TMR0L;
115 sfr at 0xfd7 TMR0H;
116 sfr at 0xfd8 STATUS;
117 volatile __STATUSbits_t at 0xfd8 STATUSbits;
118
119 sfr at 0xfd9 FSR2L;
120 sfr at 0xfda FSR2H;
121 sfr at 0xfdb PLUSW2;
122 sfr at 0xfdc PREINC2;
123 sfr at 0xfdd POSTDEC2;
124 sfr at 0xfde POSTINC2;
125 sfr at 0xfdf INDF2;
126 sfr at 0xfe0 BSR;
127 sfr at 0xfe1 FSR1L;
128 sfr at 0xfe2 FSR1H;
129 sfr at 0xfe3 PLUSW1;
130 sfr at 0xfe4 PREINC1;
131 sfr at 0xfe5 POSTDEC1;
132 sfr at 0xfe6 POSTINC1;
133 sfr at 0xfe7 INDF1;
134 sfr at 0xfe8 WREG;
135 sfr at 0xfe9 FSR0L;
136 sfr at 0xfea FSR0H;
137 sfr at 0xfeb PLUSW0;
138 sfr at 0xfec PREINC0;
139 sfr at 0xfed POSTDEC0;
140 sfr at 0xfee POSTINC0;
141 sfr at 0xfef INDF0;
142 sfr at 0xff0 INTCON3;
143 volatile __INTCON3bits_t at 0xff0 INTCON3bits;
144
145 sfr at 0xff1 INTCON2;
146 volatile __INTCON2bits_t at 0xff1 INTCON2bits;
147
148 sfr at 0xff2 INTCON;
149 volatile __INTCONbits_t at 0xff2 INTCONbits;
150
151 sfr at 0xff3 PRODL;
152 sfr at 0xff4 PRODH;
153 sfr at 0xff5 TABLAT;
154 sfr at 0xff6 TBLPTRL;
155 sfr at 0xff7 TBLPTRH;
156 sfr at 0xff8 TBLPTRU;
157 sfr at 0xff9 PCL;
158 sfr at 0xffa PCLATH;
159 sfr at 0xffb PCLATU;
160 sfr at 0xffc STKPTR;
161 volatile __STKPTRbits_t at 0xffc STKPTRbits;
162
163 sfr at 0xffd TOSL;
164 sfr at 0xffe TOSH;
165 sfr at 0xfff TOSU;
166
167