git.gag.com Git - fw/sdcc/blob - device/include/pic/pic16f84a.h

   1 //
   2 // Register Declarations for Microchip 16F84A Processor
   3 //
   4 //
   5 // This header file was automatically generated by:
   6 //
   7 //      inc2h.pl V4585
   8 //
   9 //      Copyright (c) 2002, Kevin L. Pauba, All Rights Reserved
  10 //
  11 //      SDCC is licensed under the GNU Public license (GPL) v2.  Note that
  12 //      this license covers the code to the compiler and other executables,
  13 //      but explicitly does not cover any code or objects generated by sdcc.
  14 //      We have not yet decided on a license for the run time libraries, but
  15 //      it will not put any requirements on code linked against it. See:
  16 //
  17 //      http://www.gnu.org/copyleft/gpl/html
  18 //
  19 //      See http://sdcc.sourceforge.net/ for the latest information on sdcc.
  20 //
  21 //
  22 #ifndef P16F84A_H
  23 #define P16F84A_H
  24
  25 //
  26 // Register addresses.
  27 //
  28 #define INDF_ADDR       0x0000
  29 #define TMR0_ADDR       0x0001
  30 #define PCL_ADDR        0x0002
  31 #define STATUS_ADDR     0x0003
  32 #define FSR_ADDR        0x0004
  33 #define PORTA_ADDR      0x0005
  34 #define PORTB_ADDR      0x0006
  35 #define EEDATA_ADDR     0x0008
  36 #define EEADR_ADDR      0x0009
  37 #define PCLATH_ADDR     0x000A
  38 #define INTCON_ADDR     0x000B
  39 #define OPTION_REG_ADDR 0x0081
  40 #define TRISA_ADDR      0x0085
  41 #define TRISB_ADDR      0x0086
  42 #define EECON1_ADDR     0x0088
  43 #define EECON2_ADDR     0x0089
  44
  45 //
  46 // Memory organization.
  47 //
  48
  49
  50
  51 //         LIST
  52 // P16F84A.INC  Standard Header File, Version 2.00    Microchip Technology, Inc.
  53 //         NOLIST
  54
  55 // This header file defines configurations, registers, and other useful bits of
  56 // information for the PIC16F84 microcontroller.  These names are taken to match
  57 // the data sheets as closely as possible.
  58
  59 // Note that the processor must be selected before this file is
  60 // included.  The processor may be selected the following ways:
  61
  62 //       1. Command line switch:
  63 //               C:\ MPASM MYFILE.ASM /PIC16F84A
  64 //       2. LIST directive in the source file
  65 //               LIST   P=PIC16F84A
  66 //       3. Processor Type entry in the MPASM full-screen interface
  67
  68 //==========================================================================
  69 //
  70 //       Revision History
  71 //
  72 //==========================================================================
  73
  74 //Rev:   Date:    Reason:
  75
  76 //1.00   2/15/99 Initial Release
  77
  78 //==========================================================================
  79 //
  80 //       Verify Processor
  81 //
  82 //==========================================================================
  83
  84 //        IFNDEF __16F84A
  85 //            MESSG "Processor-header file mismatch.  Verify selected processor."
  86 //         ENDIF
  87
  88 //==========================================================================
  89 //
  90 //       Register Definitions
  91 //
  92 //==========================================================================
  93
  94 #define W                    0x0000
  95 #define F                    0x0001
  96
  97 //----- Register Files------------------------------------------------------
  98
  99 extern __sfr  __at (INDF_ADDR)                    INDF;
 100 extern __sfr  __at (TMR0_ADDR)                    TMR0;
 101 extern __sfr  __at (PCL_ADDR)                     PCL;
 102 extern __sfr  __at (STATUS_ADDR)                  STATUS;
 103 extern __sfr  __at (FSR_ADDR)                     FSR;
 104 extern __sfr  __at (PORTA_ADDR)                   PORTA;
 105 extern __sfr  __at (PORTB_ADDR)                   PORTB;
 106 extern __sfr  __at (EEDATA_ADDR)                  EEDATA;
 107 extern __sfr  __at (EEADR_ADDR)                   EEADR;
 108 extern __sfr  __at (PCLATH_ADDR)                  PCLATH;
 109 extern __sfr  __at (INTCON_ADDR)                  INTCON;
 110
 111 extern __sfr  __at (OPTION_REG_ADDR)              OPTION_REG;
 112 extern __sfr  __at (TRISA_ADDR)                   TRISA;
 113 extern __sfr  __at (TRISB_ADDR)                   TRISB;
 114 extern __sfr  __at (EECON1_ADDR)                  EECON1;
 115 extern __sfr  __at (EECON2_ADDR)                  EECON2;
 116
 117 //----- STATUS Bits --------------------------------------------------------
 118
 119
 120 //----- INTCON Bits --------------------------------------------------------
 121
 122
 123 //----- OPTION_REG Bits ----------------------------------------------------
 124
 125
 126 //----- EECON1 Bits --------------------------------------------------------
 127
 128
 129 //==========================================================================
 130 //
 131 //       RAM Definition
 132 //
 133 //==========================================================================
 134
 135 //         __MAXRAM H'CF'
 136 //         __BADRAM H'07', H'50'-H'7F', H'87'
 137
 138 //==========================================================================
 139 //
 140 //       Configuration Bits
 141 //
 142 //==========================================================================
 143
 144 #define _CP_ON               0x000F
 145 #define _CP_OFF              0x3FFF
 146 #define _PWRTE_ON            0x3FF7
 147 #define _PWRTE_OFF           0x3FFF
 148 #define _WDT_ON              0x3FFF
 149 #define _WDT_OFF             0x3FFB
 150 #define _LP_OSC              0x3FFC
 151 #define _XT_OSC              0x3FFD
 152 #define _HS_OSC              0x3FFE
 153 #define _RC_OSC              0x3FFF
 154
 155 //         LIST
 156
 157 // ----- EECON1 bits --------------------
 158 typedef union {
 159   struct {
 160     unsigned char RD:1;
 161     unsigned char WR:1;
 162     unsigned char WREN:1;
 163     unsigned char WRERR:1;
 164     unsigned char EEIF:1;
 165     unsigned char :1;
 166     unsigned char :1;
 167     unsigned char :1;
 168   };
 169 } __EECON1_bits_t;
 170 extern volatile __EECON1_bits_t __at(EECON1_ADDR) EECON1_bits;
 171
 172 #define RD                   EECON1_bits.RD
 173 #define WR                   EECON1_bits.WR
 174 #define WREN                 EECON1_bits.WREN
 175 #define WRERR                EECON1_bits.WRERR
 176 #define EEIF                 EECON1_bits.EEIF
 177
 178 // ----- INTCON bits --------------------
 179 typedef union {
 180   struct {
 181     unsigned char RBIF:1;
 182     unsigned char INTF:1;
 183     unsigned char T0IF:1;
 184     unsigned char RBIE:1;
 185     unsigned char INTE:1;
 186     unsigned char T0IE:1;
 187     unsigned char EEIE:1;
 188     unsigned char GIE:1;
 189   };
 190 } __INTCON_bits_t;
 191 extern volatile __INTCON_bits_t __at(INTCON_ADDR) INTCON_bits;
 192
 193 #define RBIF                 INTCON_bits.RBIF
 194 #define INTF                 INTCON_bits.INTF
 195 #define T0IF                 INTCON_bits.T0IF
 196 #define RBIE                 INTCON_bits.RBIE
 197 #define INTE                 INTCON_bits.INTE
 198 #define T0IE                 INTCON_bits.T0IE
 199 #define EEIE                 INTCON_bits.EEIE
 200 #define GIE                  INTCON_bits.GIE
 201
 202 // ----- OPTION_REG bits --------------------
 203 typedef union {
 204   struct {
 205     unsigned char PS0:1;
 206     unsigned char PS1:1;
 207     unsigned char PS2:1;
 208     unsigned char PSA:1;
 209     unsigned char T0SE:1;
 210     unsigned char T0CS:1;
 211     unsigned char INTEDG:1;
 212     unsigned char NOT_RBPU:1;
 213   };
 214 } __OPTION_REG_bits_t;
 215 extern volatile __OPTION_REG_bits_t __at(OPTION_REG_ADDR) OPTION_REG_bits;
 216
 217 #define PS0                  OPTION_REG_bits.PS0
 218 #define PS1                  OPTION_REG_bits.PS1
 219 #define PS2                  OPTION_REG_bits.PS2
 220 #define PSA                  OPTION_REG_bits.PSA
 221 #define T0SE                 OPTION_REG_bits.T0SE
 222 #define T0CS                 OPTION_REG_bits.T0CS
 223 #define INTEDG               OPTION_REG_bits.INTEDG
 224 #define NOT_RBPU             OPTION_REG_bits.NOT_RBPU
 225
 226 // ----- PORTA bits --------------------
 227 typedef union {
 228   struct {
 229     unsigned char RA0:1;
 230     unsigned char RA1:1;
 231     unsigned char RA2:1;
 232     unsigned char RA3:1;
 233     unsigned char RA4:1;
 234     unsigned char RA5:1;
 235     unsigned char :1;
 236     unsigned char :1;
 237   };
 238 } __PORTA_bits_t;
 239 extern volatile __PORTA_bits_t __at(PORTA_ADDR) PORTA_bits;
 240
 241 #define RA0                  PORTA_bits.RA0
 242 #define RA1                  PORTA_bits.RA1
 243 #define RA2                  PORTA_bits.RA2
 244 #define RA3                  PORTA_bits.RA3
 245 #define RA4                  PORTA_bits.RA4
 246 #define RA5                  PORTA_bits.RA5
 247
 248 // ----- PORTB bits --------------------
 249 typedef union {
 250   struct {
 251     unsigned char RB0:1;
 252     unsigned char RB1:1;
 253     unsigned char RB2:1;
 254     unsigned char RB3:1;
 255     unsigned char RB4:1;
 256     unsigned char RB5:1;
 257     unsigned char RB6:1;
 258     unsigned char RB7:1;
 259   };
 260 } __PORTB_bits_t;
 261 extern volatile __PORTB_bits_t __at(PORTB_ADDR) PORTB_bits;
 262
 263 #define RB0                  PORTB_bits.RB0
 264 #define RB1                  PORTB_bits.RB1
 265 #define RB2                  PORTB_bits.RB2
 266 #define RB3                  PORTB_bits.RB3
 267 #define RB4                  PORTB_bits.RB4
 268 #define RB5                  PORTB_bits.RB5
 269 #define RB6                  PORTB_bits.RB6
 270 #define RB7                  PORTB_bits.RB7
 271
 272 // ----- STATUS bits --------------------
 273 typedef union {
 274   struct {
 275     unsigned char C:1;
 276     unsigned char DC:1;
 277     unsigned char Z:1;
 278     unsigned char NOT_PD:1;
 279     unsigned char NOT_TO:1;
 280     unsigned char RP0:1;
 281     unsigned char RP1:1;
 282     unsigned char IRP:1;
 283   };
 284 } __STATUS_bits_t;
 285 extern volatile __STATUS_bits_t __at(STATUS_ADDR) STATUS_bits;
 286
 287 #define C                    STATUS_bits.C
 288 #define DC                   STATUS_bits.DC
 289 #define Z                    STATUS_bits.Z
 290 #define NOT_PD               STATUS_bits.NOT_PD
 291 #define NOT_TO               STATUS_bits.NOT_TO
 292 #define RP0                  STATUS_bits.RP0
 293 #define RP1                  STATUS_bits.RP1
 294 #define IRP                  STATUS_bits.IRP
 295
 296 // ----- TRISA bits --------------------
 297 typedef union {
 298   struct {
 299     unsigned char TRISA0:1;
 300     unsigned char TRISA1:1;
 301     unsigned char TRISA2:1;
 302     unsigned char TRISA3:1;
 303     unsigned char TRISA4:1;
 304     unsigned char TRISA5:1;
 305     unsigned char :1;
 306     unsigned char :1;
 307   };
 308 } __TRISA_bits_t;
 309 extern volatile __TRISA_bits_t __at(TRISA_ADDR) TRISA_bits;
 310
 311 #define TRISA0               TRISA_bits.TRISA0
 312 #define TRISA1               TRISA_bits.TRISA1
 313 #define TRISA2               TRISA_bits.TRISA2
 314 #define TRISA3               TRISA_bits.TRISA3
 315 #define TRISA4               TRISA_bits.TRISA4
 316 #define TRISA5               TRISA_bits.TRISA5
 317
 318 // ----- TRISB bits --------------------
 319 typedef union {
 320   struct {
 321     unsigned char TRISB0:1;
 322     unsigned char TRISB1:1;
 323     unsigned char TRISB2:1;
 324     unsigned char TRISB3:1;
 325     unsigned char TRISB4:1;
 326     unsigned char TRISB5:1;
 327     unsigned char TRISB6:1;
 328     unsigned char TRISB7:1;
 329   };
 330 } __TRISB_bits_t;
 331 extern volatile __TRISB_bits_t __at(TRISB_ADDR) TRISB_bits;
 332
 333 #define TRISB0               TRISB_bits.TRISB0
 334 #define TRISB1               TRISB_bits.TRISB1
 335 #define TRISB2               TRISB_bits.TRISB2
 336 #define TRISB3               TRISB_bits.TRISB3
 337 #define TRISB4               TRISB_bits.TRISB4
 338 #define TRISB5               TRISB_bits.TRISB5
 339 #define TRISB6               TRISB_bits.TRISB6
 340 #define TRISB7               TRISB_bits.TRISB7
 341
 342 #endif