git.gag.com Git - fw/sdcc/blob - device/include/pic/pic12f683.h

   1 //
   2 // Register Declarations for Microchip 12F683 Processor
   3 //
   4 //
   5 // This header file was automatically generated by:
   6 //
   7 //      inc2h.pl V4585
   8 //
   9 //      Copyright (c) 2002, Kevin L. Pauba, All Rights Reserved
  10 //
  11 //      SDCC is licensed under the GNU Public license (GPL) v2.  Note that
  12 //      this license covers the code to the compiler and other executables,
  13 //      but explicitly does not cover any code or objects generated by sdcc.
  14 //      We have not yet decided on a license for the run time libraries, but
  15 //      it will not put any requirements on code linked against it. See:
  16 //
  17 //      http://www.gnu.org/copyleft/gpl/html
  18 //
  19 //      See http://sdcc.sourceforge.net/ for the latest information on sdcc.
  20 //
  21 //
  22 #ifndef P12F683_H
  23 #define P12F683_H
  24
  25 //
  26 // Register addresses.
  27 //
  28 #define INDF_ADDR       0x0000
  29 #define TMR0_ADDR       0x0001
  30 #define PCL_ADDR        0x0002
  31 #define STATUS_ADDR     0x0003
  32 #define FSR_ADDR        0x0004
  33 #define GPIO_ADDR       0x0005
  34 #define PCLATH_ADDR     0x000A
  35 #define INTCON_ADDR     0x000B
  36 #define PIR1_ADDR       0x000C
  37 #define TMR1L_ADDR      0x000E
  38 #define TMR1H_ADDR      0x000F
  39 #define T1CON_ADDR      0x0010
  40 #define TMR2_ADDR       0x0011
  41 #define T2CON_ADDR      0x0012
  42 #define CCPR1L_ADDR     0x0013
  43 #define CCPR1H_ADDR     0x0014
  44 #define CCP1CON_ADDR    0x0015
  45 #define WDTCON_ADDR     0x0018
  46 #define CMCON0_ADDR     0x0019
  47 #define CMCON1_ADDR     0x001A
  48 #define ADRESH_ADDR     0x001E
  49 #define ADCON0_ADDR     0x001F
  50 #define OPTION_REG_ADDR 0x0081
  51 #define TRISIO_ADDR     0x0085
  52 #define PIE1_ADDR       0x008C
  53 #define PCON_ADDR       0x008E
  54 #define OSCCON_ADDR     0x008F
  55 #define OSCTUNE_ADDR    0x0090
  56 #define PR2_ADDR        0x0092
  57 #define WPU_ADDR        0x0095
  58 #define WPUA_ADDR       0x0095
  59 #define IOC_ADDR        0x0096
  60 #define IOCA_ADDR       0x0096
  61 #define VRCON_ADDR      0x0099
  62 #define EEDATA_ADDR     0x009A
  63 #define EEDAT_ADDR      0x009A
  64 #define EEADR_ADDR      0x009B
  65 #define EECON1_ADDR     0x009C
  66 #define EECON2_ADDR     0x009D
  67 #define ADRESL_ADDR     0x009E
  68 #define ANSEL_ADDR      0x009F
  69
  70 //
  71 // Memory organization.
  72 //
  73
  74
  75
  76 //         LIST
  77 // P12F683.INC  Standard Header File, Version 1.00    Microchip Technology, Inc.
  78 //         NOLIST
  79
  80 // This header file defines configurations, registers, and other useful bits of
  81 // information for the PIC12F683 microcontroller.  These names are taken to match
  82 // the data sheets as closely as possible.
  83
  84 // Note that the processor must be selected before this file is
  85 // included.  The processor may be selected the following ways:
  86
  87 //       1. Command line switch:
  88 //               C:\ MPASM MYFILE.ASM /PIC16F684
  89 //       2. LIST directive in the source file
  90 //               LIST   P=PIC12F683
  91 //       3. Processor Type entry in the MPASM full-screen interface
  92
  93 //==========================================================================
  94 //
  95 //       Revision History
  96 //
  97 //==========================================================================
  98 //1.01   01/05/07 GPIO Bits
  99 //1.00   12/09/03 Original
 100
 101 //==========================================================================
 102 //
 103 //       Verify Processor
 104 //
 105 //==========================================================================
 106
 107 //        IFNDEF __12F683
 108 //            MESSG "Processor-header file mismatch.  Verify selected processor."
 109 //         ENDIF
 110
 111 //==========================================================================
 112 //
 113 //       Register Definitions
 114 //
 115 //==========================================================================
 116
 117 #define W                    0x0000
 118 #define F                    0x0001
 119
 120 //----- Register Files------------------------------------------------------
 121
 122 extern __sfr  __at (INDF_ADDR)                    INDF;
 123 extern __sfr  __at (TMR0_ADDR)                    TMR0;
 124 extern __sfr  __at (PCL_ADDR)                     PCL;
 125 extern __sfr  __at (STATUS_ADDR)                  STATUS;
 126 extern __sfr  __at (FSR_ADDR)                     FSR;
 127 extern __sfr  __at (GPIO_ADDR)                    GPIO;
 128
 129 extern __sfr  __at (PCLATH_ADDR)                  PCLATH;
 130 extern __sfr  __at (INTCON_ADDR)                  INTCON;
 131 extern __sfr  __at (PIR1_ADDR)                    PIR1;
 132
 133 extern __sfr  __at (TMR1L_ADDR)                   TMR1L;
 134 extern __sfr  __at (TMR1H_ADDR)                   TMR1H;
 135 extern __sfr  __at (T1CON_ADDR)                   T1CON;
 136 extern __sfr  __at (TMR2_ADDR)                    TMR2;
 137 extern __sfr  __at (T2CON_ADDR)                   T2CON;
 138 extern __sfr  __at (CCPR1L_ADDR)                  CCPR1L;
 139 extern __sfr  __at (CCPR1H_ADDR)                  CCPR1H;
 140 extern __sfr  __at (CCP1CON_ADDR)                 CCP1CON;
 141
 142 extern __sfr  __at (WDTCON_ADDR)                  WDTCON;
 143 extern __sfr  __at (CMCON0_ADDR)                  CMCON0;
 144 extern __sfr  __at (CMCON1_ADDR)                  CMCON1;
 145
 146 extern __sfr  __at (ADRESH_ADDR)                  ADRESH;
 147 extern __sfr  __at (ADCON0_ADDR)                  ADCON0;
 148
 149 extern __sfr  __at (OPTION_REG_ADDR)              OPTION_REG;
 150
 151 extern __sfr  __at (TRISIO_ADDR)                  TRISIO;
 152
 153 extern __sfr  __at (PIE1_ADDR)                    PIE1;
 154
 155 extern __sfr  __at (PCON_ADDR)                    PCON;
 156 extern __sfr  __at (OSCCON_ADDR)                  OSCCON;
 157 extern __sfr  __at (OSCTUNE_ADDR)                 OSCTUNE;
 158
 159 extern __sfr  __at (PR2_ADDR)                     PR2;
 160
 161 extern __sfr  __at (WPU_ADDR)                     WPU;
 162 extern __sfr  __at (WPUA_ADDR)                    WPUA;
 163 extern __sfr  __at (IOC_ADDR)                     IOC;
 164 extern __sfr  __at (IOCA_ADDR)                    IOCA;
 165
 166 extern __sfr  __at (VRCON_ADDR)                   VRCON;
 167 extern __sfr  __at (EEDATA_ADDR)                  EEDATA;
 168 extern __sfr  __at (EEDAT_ADDR)                   EEDAT;
 169 extern __sfr  __at (EEADR_ADDR)                   EEADR;
 170 extern __sfr  __at (EECON1_ADDR)                  EECON1;
 171 extern __sfr  __at (EECON2_ADDR)                  EECON2;
 172 extern __sfr  __at (ADRESL_ADDR)                  ADRESL;
 173 extern __sfr  __at (ANSEL_ADDR)                   ANSEL;
 174
 175
 176 //----- STATUS Bits --------------------------------------------------------
 177
 178
 179 //----- INTCON Bits --------------------------------------------------------
 180
 181
 182 //----- PIR1 Bits ----------------------------------------------------------
 183
 184
 185 //----- T1CON Bits ---------------------------------------------------------
 186
 187
 188 //----- T2CON Bits ---------------------------------------------------------
 189
 190
 191 //----- CCP1CON Bits -------------------------------------------------------
 192
 193
 194 //----- WDTCON Bits --------------------------------------------------------
 195
 196
 197 //----- COMCON0 Bits -------------------------------------------------------
 198
 199
 200 //----- COMCON1 Bits -------------------------------------------------------
 201
 202
 203 //----- ADCON0 Bits --------------------------------------------------------
 204
 205
 206 //----- OPTION Bits --------------------------------------------------------
 207
 208
 209
 210 //----- PIE1 Bits ----------------------------------------------------------
 211
 212
 213 //----- PCON Bits ----------------------------------------------------------
 214
 215
 216 //----- OSCCON Bits --------------------------------------------------------
 217
 218
 219 //----- OSCTUNE Bits -------------------------------------------------------
 220
 221
 222
 223 //----- IOC --------------------------------------------------------------
 224
 225
 226 //----- IOCA --------------------------------------------------------------
 227
 228
 229 //----- VRCON Bits ---------------------------------------------------------
 230
 231
 232 //----- EECON1 -------------------------------------------------------------
 233
 234
 235 //----- ANSEL --------------------------------------------------------------
 236
 237
 238 //==========================================================================
 239 //
 240 //       RAM Definition
 241 //
 242 //==========================================================================
 243
 244 //         __MAXRAM H'FF'
 245 //         __BADRAM H'06', H'08'-H'09', H'0D', H'1B'-H'1D'
 246 //         __BADRAM H'86', H'88'-H'89', H'8D', H'93'-H'94', H'97'-H'98', H'C0'-H'EF'
 247
 248 //==========================================================================
 249 //
 250 //       Configuration Bits
 251 //
 252 //==========================================================================
 253
 254 #define _FCMEN_ON            0x3FFF
 255 #define _FCMEN_OFF           0x37FF
 256 #define _IESO_ON             0x3FFF
 257 #define _IESO_OFF            0x3BFF
 258 #define _BOD_ON              0x3FFF
 259 #define _BOD_NSLEEP          0x3EFF
 260 #define _BOD_SBODEN          0x3DFF
 261 #define _BOD_OFF             0x3CFF
 262 #define _CPD_ON              0x3F7F
 263 #define _CPD_OFF             0x3FFF
 264 #define _CP_ON               0x3FBF
 265 #define _CP_OFF              0x3FFF
 266 #define _MCLRE_ON            0x3FFF
 267 #define _MCLRE_OFF           0x3FDF
 268 #define _PWRTE_OFF           0x3FFF
 269 #define _PWRTE_ON            0x3FEF
 270 #define _WDT_ON              0x3FFF
 271 #define _WDT_OFF             0x3FF7
 272 #define _LP_OSC              0x3FF8
 273 #define _XT_OSC              0x3FF9
 274 #define _HS_OSC              0x3FFA
 275 #define _EC_OSC              0x3FFB
 276 #define _INTRC_OSC_NOCLKOUT  0x3FFC
 277 #define _INTOSCIO            0x3FFC
 278 #define _INTRC_OSC_CLKOUT    0x3FFD
 279 #define _INTOSC              0x3FFD
 280 #define _EXTRC_OSC_NOCLKOUT  0x3FFE
 281 #define _EXTRCIO             0x3FFE
 282 #define _EXTRC_OSC_CLKOUT    0x3FFF
 283 #define _EXTRC               0x3FFF
 284
 285 //         LIST
 286
 287 // ----- ADCON0 bits --------------------
 288 typedef union {
 289   struct {
 290     unsigned char ADON:1;
 291     unsigned char GO:1;
 292     unsigned char CHS0:1;
 293     unsigned char CHS1:1;
 294     unsigned char CHS2:1;
 295     unsigned char :1;
 296     unsigned char VCFG:1;
 297     unsigned char ADFM:1;
 298   };
 299   struct {
 300     unsigned char :1;
 301     unsigned char NOT_DONE:1;
 302     unsigned char :1;
 303     unsigned char :1;
 304     unsigned char :1;
 305     unsigned char :1;
 306     unsigned char :1;
 307     unsigned char :1;
 308   };
 309   struct {
 310     unsigned char :1;
 311     unsigned char GO_DONE:1;
 312     unsigned char :1;
 313     unsigned char :1;
 314     unsigned char :1;
 315     unsigned char :1;
 316     unsigned char :1;
 317     unsigned char :1;
 318   };
 319 } __ADCON0_bits_t;
 320 extern volatile __ADCON0_bits_t __at(ADCON0_ADDR) ADCON0_bits;
 321
 322 #define ADON                 ADCON0_bits.ADON
 323 #define GO                   ADCON0_bits.GO
 324 #define NOT_DONE             ADCON0_bits.NOT_DONE
 325 #define GO_DONE              ADCON0_bits.GO_DONE
 326 #define CHS0                 ADCON0_bits.CHS0
 327 #define CHS1                 ADCON0_bits.CHS1
 328 #define CHS2                 ADCON0_bits.CHS2
 329 #define VCFG                 ADCON0_bits.VCFG
 330 #define ADFM                 ADCON0_bits.ADFM
 331
 332 // ----- ANSEL bits --------------------
 333 typedef union {
 334   struct {
 335     unsigned char ANS0:1;
 336     unsigned char ANS1:1;
 337     unsigned char ANS2:1;
 338     unsigned char ANS3:1;
 339     unsigned char ADCS0:1;
 340     unsigned char ADCS1:1;
 341     unsigned char ADCS2:1;
 342     unsigned char :1;
 343   };
 344 } __ANSEL_bits_t;
 345 extern volatile __ANSEL_bits_t __at(ANSEL_ADDR) ANSEL_bits;
 346
 347 #define ANS0                 ANSEL_bits.ANS0
 348 #define ANS1                 ANSEL_bits.ANS1
 349 #define ANS2                 ANSEL_bits.ANS2
 350 #define ANS3                 ANSEL_bits.ANS3
 351 #define ADCS0                ANSEL_bits.ADCS0
 352 #define ADCS1                ANSEL_bits.ADCS1
 353 #define ADCS2                ANSEL_bits.ADCS2
 354
 355 // ----- CCP1CON bits --------------------
 356 typedef union {
 357   struct {
 358     unsigned char CCP1M0:1;
 359     unsigned char CCP1M1:1;
 360     unsigned char CCP1M2:1;
 361     unsigned char CCP1M3:1;
 362     unsigned char DC1B0:1;
 363     unsigned char DC1B1:1;
 364     unsigned char :1;
 365     unsigned char :1;
 366   };
 367 } __CCP1CON_bits_t;
 368 extern volatile __CCP1CON_bits_t __at(CCP1CON_ADDR) CCP1CON_bits;
 369
 370 #define CCP1M0               CCP1CON_bits.CCP1M0
 371 #define CCP1M1               CCP1CON_bits.CCP1M1
 372 #define CCP1M2               CCP1CON_bits.CCP1M2
 373 #define CCP1M3               CCP1CON_bits.CCP1M3
 374 #define DC1B0                CCP1CON_bits.DC1B0
 375 #define DC1B1                CCP1CON_bits.DC1B1
 376
 377 // ----- CMCON0 bits --------------------
 378 typedef union {
 379   struct {
 380     unsigned char CM0:1;
 381     unsigned char CM1:1;
 382     unsigned char CM2:1;
 383     unsigned char CIS:1;
 384     unsigned char CINV:1;
 385     unsigned char :1;
 386     unsigned char COUT:1;
 387     unsigned char :1;
 388   };
 389 } __CMCON0_bits_t;
 390 extern volatile __CMCON0_bits_t __at(CMCON0_ADDR) CMCON0_bits;
 391
 392 #define CM0                  CMCON0_bits.CM0
 393 #define CM1                  CMCON0_bits.CM1
 394 #define CM2                  CMCON0_bits.CM2
 395 #define CIS                  CMCON0_bits.CIS
 396 #define CINV                 CMCON0_bits.CINV
 397 #define COUT                 CMCON0_bits.COUT
 398
 399 // ----- CMCON1 bits --------------------
 400 typedef union {
 401   struct {
 402     unsigned char CMSYNC:1;
 403     unsigned char T1GSS:1;
 404     unsigned char :1;
 405     unsigned char :1;
 406     unsigned char :1;
 407     unsigned char :1;
 408     unsigned char :1;
 409     unsigned char :1;
 410   };
 411 } __CMCON1_bits_t;
 412 extern volatile __CMCON1_bits_t __at(CMCON1_ADDR) CMCON1_bits;
 413
 414 #define CMSYNC               CMCON1_bits.CMSYNC
 415 #define T1GSS                CMCON1_bits.T1GSS
 416
 417 // ----- EECON1 bits --------------------
 418 typedef union {
 419   struct {
 420     unsigned char RD:1;
 421     unsigned char WR:1;
 422     unsigned char WREN:1;
 423     unsigned char WRERR:1;
 424     unsigned char :1;
 425     unsigned char :1;
 426     unsigned char :1;
 427     unsigned char :1;
 428   };
 429 } __EECON1_bits_t;
 430 extern volatile __EECON1_bits_t __at(EECON1_ADDR) EECON1_bits;
 431
 432 #define RD                   EECON1_bits.RD
 433 #define WR                   EECON1_bits.WR
 434 #define WREN                 EECON1_bits.WREN
 435 #define WRERR                EECON1_bits.WRERR
 436
 437 // ----- GPIO bits --------------------
 438 typedef union {
 439   struct {
 440     unsigned char GP0:1;
 441     unsigned char GP1:1;
 442     unsigned char GP2:1;
 443     unsigned char GP3:1;
 444     unsigned char GP4:1;
 445     unsigned char GP5:1;
 446     unsigned char :1;
 447     unsigned char :1;
 448   };
 449   struct {
 450     unsigned char GPIO0:1;
 451     unsigned char GPIO1:1;
 452     unsigned char GPIO2:1;
 453     unsigned char GPIO3:1;
 454     unsigned char GPIO4:1;
 455     unsigned char GPIO5:1;
 456     unsigned char :1;
 457     unsigned char :1;
 458   };
 459 } __GPIO_bits_t;
 460 extern volatile __GPIO_bits_t __at(GPIO_ADDR) GPIO_bits;
 461
 462 #define GP0                  GPIO_bits.GP0
 463 #define GPIO0                GPIO_bits.GPIO0
 464 #define GP1                  GPIO_bits.GP1
 465 #define GPIO1                GPIO_bits.GPIO1
 466 #define GP2                  GPIO_bits.GP2
 467 #define GPIO2                GPIO_bits.GPIO2
 468 #define GP3                  GPIO_bits.GP3
 469 #define GPIO3                GPIO_bits.GPIO3
 470 #define GP4                  GPIO_bits.GP4
 471 #define GPIO4                GPIO_bits.GPIO4
 472 #define GP5                  GPIO_bits.GP5
 473 #define GPIO5                GPIO_bits.GPIO5
 474
 475 // ----- INTCON bits --------------------
 476 typedef union {
 477   struct {
 478     unsigned char GPIF:1;
 479     unsigned char INTF:1;
 480     unsigned char T0IF:1;
 481     unsigned char GPIE:1;
 482     unsigned char INTE:1;
 483     unsigned char T0IE:1;
 484     unsigned char PEIE:1;
 485     unsigned char GIE:1;
 486   };
 487 } __INTCON_bits_t;
 488 extern volatile __INTCON_bits_t __at(INTCON_ADDR) INTCON_bits;
 489
 490 #define GPIF                 INTCON_bits.GPIF
 491 #define INTF                 INTCON_bits.INTF
 492 #define T0IF                 INTCON_bits.T0IF
 493 #define GPIE                 INTCON_bits.GPIE
 494 #define INTE                 INTCON_bits.INTE
 495 #define T0IE                 INTCON_bits.T0IE
 496 #define PEIE                 INTCON_bits.PEIE
 497 #define GIE                  INTCON_bits.GIE
 498
 499 // ----- IOC bits --------------------
 500 typedef union {
 501   struct {
 502     unsigned char IOC0:1;
 503     unsigned char IOC1:1;
 504     unsigned char IOC2:1;
 505     unsigned char IOC3:1;
 506     unsigned char IOC4:1;
 507     unsigned char IOC5:1;
 508     unsigned char :1;
 509     unsigned char :1;
 510   };
 511 } __IOC_bits_t;
 512 extern volatile __IOC_bits_t __at(IOC_ADDR) IOC_bits;
 513
 514 #define IOC0                 IOC_bits.IOC0
 515 #define IOC1                 IOC_bits.IOC1
 516 #define IOC2                 IOC_bits.IOC2
 517 #define IOC3                 IOC_bits.IOC3
 518 #define IOC4                 IOC_bits.IOC4
 519 #define IOC5                 IOC_bits.IOC5
 520
 521 // ----- IOCA bits --------------------
 522 typedef union {
 523   struct {
 524     unsigned char IOCA0:1;
 525     unsigned char IOCA1:1;
 526     unsigned char IOCA2:1;
 527     unsigned char IOCA3:1;
 528     unsigned char IOCA4:1;
 529     unsigned char IOCA5:1;
 530     unsigned char :1;
 531     unsigned char :1;
 532   };
 533 } __IOCA_bits_t;
 534 extern volatile __IOCA_bits_t __at(IOCA_ADDR) IOCA_bits;
 535
 536 #define IOCA0                IOCA_bits.IOCA0
 537 #define IOCA1                IOCA_bits.IOCA1
 538 #define IOCA2                IOCA_bits.IOCA2
 539 #define IOCA3                IOCA_bits.IOCA3
 540 #define IOCA4                IOCA_bits.IOCA4
 541 #define IOCA5                IOCA_bits.IOCA5
 542
 543 // ----- OPTION_REG bits --------------------
 544 typedef union {
 545   struct {
 546     unsigned char PS0:1;
 547     unsigned char PS1:1;
 548     unsigned char PS2:1;
 549     unsigned char PSA:1;
 550     unsigned char T0SE:1;
 551     unsigned char T0CS:1;
 552     unsigned char INTEDG:1;
 553     unsigned char NOT_GPPU:1;
 554   };
 555 } __OPTION_REG_bits_t;
 556 extern volatile __OPTION_REG_bits_t __at(OPTION_REG_ADDR) OPTION_REG_bits;
 557
 558 #define PS0                  OPTION_REG_bits.PS0
 559 #define PS1                  OPTION_REG_bits.PS1
 560 #define PS2                  OPTION_REG_bits.PS2
 561 #define PSA                  OPTION_REG_bits.PSA
 562 #define T0SE                 OPTION_REG_bits.T0SE
 563 #define T0CS                 OPTION_REG_bits.T0CS
 564 #define INTEDG               OPTION_REG_bits.INTEDG
 565 #define NOT_GPPU             OPTION_REG_bits.NOT_GPPU
 566
 567 // ----- OSCCON bits --------------------
 568 typedef union {
 569   struct {
 570     unsigned char SCS:1;
 571     unsigned char LTS:1;
 572     unsigned char HTS:1;
 573     unsigned char OSTS:1;
 574     unsigned char IRCF0:1;
 575     unsigned char IRCF1:1;
 576     unsigned char IRCF2:1;
 577     unsigned char :1;
 578   };
 579 } __OSCCON_bits_t;
 580 extern volatile __OSCCON_bits_t __at(OSCCON_ADDR) OSCCON_bits;
 581
 582 #define SCS                  OSCCON_bits.SCS
 583 #define LTS                  OSCCON_bits.LTS
 584 #define HTS                  OSCCON_bits.HTS
 585 #define OSTS                 OSCCON_bits.OSTS
 586 #define IRCF0                OSCCON_bits.IRCF0
 587 #define IRCF1                OSCCON_bits.IRCF1
 588 #define IRCF2                OSCCON_bits.IRCF2
 589
 590 // ----- OSCTUNE bits --------------------
 591 typedef union {
 592   struct {
 593     unsigned char TUN0:1;
 594     unsigned char TUN1:1;
 595     unsigned char TUN2:1;
 596     unsigned char TUN3:1;
 597     unsigned char TUN4:1;
 598     unsigned char :1;
 599     unsigned char :1;
 600     unsigned char :1;
 601   };
 602 } __OSCTUNE_bits_t;
 603 extern volatile __OSCTUNE_bits_t __at(OSCTUNE_ADDR) OSCTUNE_bits;
 604
 605 #define TUN0                 OSCTUNE_bits.TUN0
 606 #define TUN1                 OSCTUNE_bits.TUN1
 607 #define TUN2                 OSCTUNE_bits.TUN2
 608 #define TUN3                 OSCTUNE_bits.TUN3
 609 #define TUN4                 OSCTUNE_bits.TUN4
 610
 611 // ----- PCON bits --------------------
 612 typedef union {
 613   struct {
 614     unsigned char NOT_BOD:1;
 615     unsigned char NOT_POR:1;
 616     unsigned char :1;
 617     unsigned char :1;
 618     unsigned char SBODEN:1;
 619     unsigned char ULPWUE:1;
 620     unsigned char :1;
 621     unsigned char :1;
 622   };
 623 } __PCON_bits_t;
 624 extern volatile __PCON_bits_t __at(PCON_ADDR) PCON_bits;
 625
 626 #define NOT_BOD              PCON_bits.NOT_BOD
 627 #define NOT_POR              PCON_bits.NOT_POR
 628 #define SBODEN               PCON_bits.SBODEN
 629 #define ULPWUE               PCON_bits.ULPWUE
 630
 631 // ----- PIE1 bits --------------------
 632 typedef union {
 633   struct {
 634     unsigned char T1IE:1;
 635     unsigned char T2IE:1;
 636     unsigned char OSFIE:1;
 637     unsigned char CMIE:1;
 638     unsigned char :1;
 639     unsigned char CCP1IE:1;
 640     unsigned char ADIE:1;
 641     unsigned char EEIE:1;
 642   };
 643   struct {
 644     unsigned char TMR1IE:1;
 645     unsigned char TMR2IE:1;
 646     unsigned char :1;
 647     unsigned char :1;
 648     unsigned char :1;
 649     unsigned char :1;
 650     unsigned char :1;
 651     unsigned char :1;
 652   };
 653 } __PIE1_bits_t;
 654 extern volatile __PIE1_bits_t __at(PIE1_ADDR) PIE1_bits;
 655
 656 #define T1IE                 PIE1_bits.T1IE
 657 #define TMR1IE               PIE1_bits.TMR1IE
 658 #define T2IE                 PIE1_bits.T2IE
 659 #define TMR2IE               PIE1_bits.TMR2IE
 660 #define OSFIE                PIE1_bits.OSFIE
 661 #define CMIE                 PIE1_bits.CMIE
 662 #define CCP1IE               PIE1_bits.CCP1IE
 663 #define ADIE                 PIE1_bits.ADIE
 664 #define EEIE                 PIE1_bits.EEIE
 665
 666 // ----- PIR1 bits --------------------
 667 typedef union {
 668   struct {
 669     unsigned char T1IF:1;
 670     unsigned char T2IF:1;
 671     unsigned char OSFIF:1;
 672     unsigned char CMIF:1;
 673     unsigned char :1;
 674     unsigned char CCP1IF:1;
 675     unsigned char ADIF:1;
 676     unsigned char EEIF:1;
 677   };
 678   struct {
 679     unsigned char TMR1IF:1;
 680     unsigned char TMR2IF:1;
 681     unsigned char :1;
 682     unsigned char :1;
 683     unsigned char :1;
 684     unsigned char :1;
 685     unsigned char :1;
 686     unsigned char :1;
 687   };
 688 } __PIR1_bits_t;
 689 extern volatile __PIR1_bits_t __at(PIR1_ADDR) PIR1_bits;
 690
 691 #define T1IF                 PIR1_bits.T1IF
 692 #define TMR1IF               PIR1_bits.TMR1IF
 693 #define T2IF                 PIR1_bits.T2IF
 694 #define TMR2IF               PIR1_bits.TMR2IF
 695 #define OSFIF                PIR1_bits.OSFIF
 696 #define CMIF                 PIR1_bits.CMIF
 697 #define CCP1IF               PIR1_bits.CCP1IF
 698 #define ADIF                 PIR1_bits.ADIF
 699 #define EEIF                 PIR1_bits.EEIF
 700
 701 // ----- STATUS bits --------------------
 702 typedef union {
 703   struct {
 704     unsigned char C:1;
 705     unsigned char DC:1;
 706     unsigned char Z:1;
 707     unsigned char NOT_PD:1;
 708     unsigned char NOT_TO:1;
 709     unsigned char RP0:1;
 710     unsigned char RP1:1;
 711     unsigned char IRP:1;
 712   };
 713 } __STATUS_bits_t;
 714 extern volatile __STATUS_bits_t __at(STATUS_ADDR) STATUS_bits;
 715
 716 #define C                    STATUS_bits.C
 717 #define DC                   STATUS_bits.DC
 718 #define Z                    STATUS_bits.Z
 719 #define NOT_PD               STATUS_bits.NOT_PD
 720 #define NOT_TO               STATUS_bits.NOT_TO
 721 #define RP0                  STATUS_bits.RP0
 722 #define RP1                  STATUS_bits.RP1
 723 #define IRP                  STATUS_bits.IRP
 724
 725 // ----- T1CON bits --------------------
 726 typedef union {
 727   struct {
 728     unsigned char TMR1ON:1;
 729     unsigned char TMR1CS:1;
 730     unsigned char NOT_T1SYNC:1;
 731     unsigned char T1OSCEN:1;
 732     unsigned char T1CKPS0:1;
 733     unsigned char T1CKPS1:1;
 734     unsigned char T1GE:1;
 735     unsigned char T1GINV:1;
 736   };
 737 } __T1CON_bits_t;
 738 extern volatile __T1CON_bits_t __at(T1CON_ADDR) T1CON_bits;
 739
 740 #define TMR1ON               T1CON_bits.TMR1ON
 741 #define TMR1CS               T1CON_bits.TMR1CS
 742 #define NOT_T1SYNC           T1CON_bits.NOT_T1SYNC
 743 #define T1OSCEN              T1CON_bits.T1OSCEN
 744 #define T1CKPS0              T1CON_bits.T1CKPS0
 745 #define T1CKPS1              T1CON_bits.T1CKPS1
 746 #define T1GE                 T1CON_bits.T1GE
 747 #define T1GINV               T1CON_bits.T1GINV
 748
 749 // ----- T2CON bits --------------------
 750 typedef union {
 751   struct {
 752     unsigned char T2CKPS0:1;
 753     unsigned char T2CKPS1:1;
 754     unsigned char TMR2ON:1;
 755     unsigned char TOUTPS0:1;
 756     unsigned char TOUTPS1:1;
 757     unsigned char TOUTPS2:1;
 758     unsigned char TOUTPS3:1;
 759     unsigned char :1;
 760   };
 761 } __T2CON_bits_t;
 762 extern volatile __T2CON_bits_t __at(T2CON_ADDR) T2CON_bits;
 763
 764 #define T2CKPS0              T2CON_bits.T2CKPS0
 765 #define T2CKPS1              T2CON_bits.T2CKPS1
 766 #define TMR2ON               T2CON_bits.TMR2ON
 767 #define TOUTPS0              T2CON_bits.TOUTPS0
 768 #define TOUTPS1              T2CON_bits.TOUTPS1
 769 #define TOUTPS2              T2CON_bits.TOUTPS2
 770 #define TOUTPS3              T2CON_bits.TOUTPS3
 771
 772 // ----- VRCON bits --------------------
 773 typedef union {
 774   struct {
 775     unsigned char VR0:1;
 776     unsigned char VR1:1;
 777     unsigned char VR2:1;
 778     unsigned char VR3:1;
 779     unsigned char :1;
 780     unsigned char VRR:1;
 781     unsigned char :1;
 782     unsigned char VREN:1;
 783   };
 784 } __VRCON_bits_t;
 785 extern volatile __VRCON_bits_t __at(VRCON_ADDR) VRCON_bits;
 786
 787 #define VR0                  VRCON_bits.VR0
 788 #define VR1                  VRCON_bits.VR1
 789 #define VR2                  VRCON_bits.VR2
 790 #define VR3                  VRCON_bits.VR3
 791 #define VRR                  VRCON_bits.VRR
 792 #define VREN                 VRCON_bits.VREN
 793
 794 // ----- WDTCON bits --------------------
 795 typedef union {
 796   struct {
 797     unsigned char SWDTEN:1;
 798     unsigned char WDTPS0:1;
 799     unsigned char WDTPS1:1;
 800     unsigned char WDTPS2:1;
 801     unsigned char WDTPS3:1;
 802     unsigned char :1;
 803     unsigned char :1;
 804     unsigned char :1;
 805   };
 806 } __WDTCON_bits_t;
 807 extern volatile __WDTCON_bits_t __at(WDTCON_ADDR) WDTCON_bits;
 808
 809 #define SWDTEN               WDTCON_bits.SWDTEN
 810 #define WDTPS0               WDTCON_bits.WDTPS0
 811 #define WDTPS1               WDTCON_bits.WDTPS1
 812 #define WDTPS2               WDTCON_bits.WDTPS2
 813 #define WDTPS3               WDTCON_bits.WDTPS3
 814
 815 #endif