git.gag.com Git - fw/sdcc/blob - device/include/pic/pic12f635.h

   1 //
   2 // Register Declarations for Microchip 12F635 Processor
   3 //
   4 //
   5 // This header file was automatically generated by:
   6 //
   7 //      inc2h.pl V4585
   8 //
   9 //      Copyright (c) 2002, Kevin L. Pauba, All Rights Reserved
  10 //
  11 //      SDCC is licensed under the GNU Public license (GPL) v2.  Note that
  12 //      this license covers the code to the compiler and other executables,
  13 //      but explicitly does not cover any code or objects generated by sdcc.
  14 //      We have not yet decided on a license for the run time libraries, but
  15 //      it will not put any requirements on code linked against it. See:
  16 //
  17 //      http://www.gnu.org/copyleft/gpl/html
  18 //
  19 //      See http://sdcc.sourceforge.net/ for the latest information on sdcc.
  20 //
  21 //
  22 #ifndef P12F635_H
  23 #define P12F635_H
  24
  25 //
  26 // Register addresses.
  27 //
  28 #define INDF_ADDR       0x0000
  29 #define TMR0_ADDR       0x0001
  30 #define PCL_ADDR        0x0002
  31 #define STATUS_ADDR     0x0003
  32 #define FSR_ADDR        0x0004
  33 #define PORTA_ADDR      0x0005
  34 #define GPIO_ADDR       0x0005
  35 #define PCLATH_ADDR     0x000A
  36 #define INTCON_ADDR     0x000B
  37 #define PIR1_ADDR       0x000C
  38 #define TMR1L_ADDR      0x000E
  39 #define TMR1H_ADDR      0x000F
  40 #define T1CON_ADDR      0x0010
  41 #define WDTCON_ADDR     0x0018
  42 #define CMCON0_ADDR     0x0019
  43 #define CMCON1_ADDR     0x001A
  44 #define OPTION_REG_ADDR 0x0081
  45 #define TRISA_ADDR      0x0085
  46 #define TRISIO_ADDR     0x0085
  47 #define PIE1_ADDR       0x008C
  48 #define PCON_ADDR       0x008E
  49 #define OSCCON_ADDR     0x008F
  50 #define OSCTUNE_ADDR    0x0090
  51 #define LVDCON_ADDR     0x0094
  52 #define WPUDA_ADDR      0x0095
  53 #define IOCA_ADDR       0x0096
  54 #define WDA_ADDR        0x0097
  55 #define VRCON_ADDR      0x0099
  56 #define EEDAT_ADDR      0x009A
  57 #define EEDATA_ADDR     0x009A
  58 #define EEADR_ADDR      0x009B
  59 #define EECON1_ADDR     0x009C
  60 #define EECON2_ADDR     0x009D
  61 #define CRCON_ADDR      0x0110
  62 #define CRDAT0_ADDR     0x0111
  63 #define CRDAT1_ADDR     0x0112
  64 #define CRDAT2_ADDR     0x0113
  65 #define CRDAT3_ADDR     0x0114
  66
  67 //
  68 // Memory organization.
  69 //
  70
  71
  72
  73 //         LIST
  74 // P12F635.INC  Standard Header File, Version 1.00    Microchip Technology, Inc.
  75 //         NOLIST
  76
  77 // This header file defines configurations, registers, and other useful bits of
  78 // information for the PIC12F635 microcontroller.  These names are taken to match
  79 // the data sheets as closely as possible.
  80
  81 // Note that the processor must be selected before this file is
  82 // included.  The processor may be selected the following ways:
  83
  84 //       1. Command line switch:
  85 //               C:\ MPASM MYFILE.ASM /PIC12F635
  86 //       2. LIST directive in the source file
  87 //               LIST   P=PIC12F635
  88 //       3. Processor Type entry in the MPASM full-screen interface
  89
  90 //==========================================================================
  91 //
  92 //       Revision History
  93 //
  94 //==========================================================================
  95 //1.00   12/07/03 Original
  96 //1.10   04/19/04 Release to match first revision datasheet --kjd
  97 //1.20  06/07/04 Update and correct badram definitions  --kjd
  98 //==========================================================================
  99 //
 100 //       Verify Processor
 101 //
 102 //==========================================================================
 103
 104 //        IFNDEF __12F635
 105 //            MESSG "Processor-header file mismatch.  Verify selected processor."
 106 //         ENDIF
 107
 108 //==========================================================================
 109 //
 110 //       Register Definitions
 111 //
 112 //==========================================================================
 113
 114 #define W                    0x0000
 115 #define F                    0x0001
 116
 117 //----- Register Files------------------------------------------------------
 118 //Bank 0
 119 extern __sfr  __at (INDF_ADDR)                    INDF;
 120 extern __sfr  __at (TMR0_ADDR)                    TMR0;
 121 extern __sfr  __at (PCL_ADDR)                     PCL;
 122 extern __sfr  __at (STATUS_ADDR)                  STATUS;
 123 extern __sfr  __at (FSR_ADDR)                     FSR;
 124 extern __sfr  __at (PORTA_ADDR)                   PORTA;
 125 extern __sfr  __at (GPIO_ADDR)                    GPIO;
 126
 127 extern __sfr  __at (PCLATH_ADDR)                  PCLATH;
 128 extern __sfr  __at (INTCON_ADDR)                  INTCON;
 129 extern __sfr  __at (PIR1_ADDR)                    PIR1;
 130
 131 extern __sfr  __at (TMR1L_ADDR)                   TMR1L;
 132 extern __sfr  __at (TMR1H_ADDR)                   TMR1H;
 133 extern __sfr  __at (T1CON_ADDR)                   T1CON;
 134
 135 extern __sfr  __at (WDTCON_ADDR)                  WDTCON;
 136 extern __sfr  __at (CMCON0_ADDR)                  CMCON0;
 137 extern __sfr  __at (CMCON1_ADDR)                  CMCON1;
 138
 139 //Bank 1
 140 extern __sfr  __at (OPTION_REG_ADDR)              OPTION_REG;
 141
 142 extern __sfr  __at (TRISA_ADDR)                   TRISA;
 143 extern __sfr  __at (TRISIO_ADDR)                  TRISIO;
 144
 145 extern __sfr  __at (PIE1_ADDR)                    PIE1;
 146
 147 extern __sfr  __at (PCON_ADDR)                    PCON;
 148 extern __sfr  __at (OSCCON_ADDR)                  OSCCON;
 149 extern __sfr  __at (OSCTUNE_ADDR)                 OSCTUNE;
 150
 151 extern __sfr  __at (LVDCON_ADDR)                  LVDCON;
 152 extern __sfr  __at (WPUDA_ADDR)                   WPUDA;
 153 extern __sfr  __at (IOCA_ADDR)                    IOCA;
 154 extern __sfr  __at (WDA_ADDR)                     WDA;
 155
 156 extern __sfr  __at (VRCON_ADDR)                   VRCON;
 157 extern __sfr  __at (EEDAT_ADDR)                   EEDAT;
 158 extern __sfr  __at (EEDATA_ADDR)                  EEDATA;
 159 extern __sfr  __at (EEADR_ADDR)                   EEADR;
 160 extern __sfr  __at (EECON1_ADDR)                  EECON1;
 161 extern __sfr  __at (EECON2_ADDR)                  EECON2;
 162
 163 //Bank 2
 164 extern __sfr  __at (CRCON_ADDR)                   CRCON;
 165 extern __sfr  __at (CRDAT0_ADDR)                  CRDAT0;
 166 extern __sfr  __at (CRDAT1_ADDR)                  CRDAT1;
 167 extern __sfr  __at (CRDAT2_ADDR)                  CRDAT2;
 168 extern __sfr  __at (CRDAT3_ADDR)                  CRDAT3;
 169
 170 //----- STATUS Bits --------------------------------------------------------
 171
 172
 173 //----- INTCON Bits --------------------------------------------------------
 174
 175
 176 //----- PIR1 Bits ----------------------------------------------------------
 177
 178
 179 //----- T1CON Bits ---------------------------------------------------------
 180
 181
 182 //----- WDTCON Bits --------------------------------------------------------
 183
 184
 185 //----- CMCON0 Bits -------------------------------------------------------
 186
 187
 188 //----- CMCON1 Bits -------------------------------------------------------
 189
 190
 191 //----- OPTION Bits --------------------------------------------------------
 192
 193
 194 //----- PIE1 Bits ----------------------------------------------------------
 195
 196
 197 //----- PCON Bits ----------------------------------------------------------
 198
 199
 200 //----- OSCCON Bits --------------------------------------------------------
 201
 202
 203 //----- OSCTUNE Bits -------------------------------------------------------
 204
 205
 206 //----- IOCA --------------------------------------------------------------
 207
 208
 209 //----- EECON1 -------------------------------------------------------------
 210
 211
 212 //----- VRCON ---------------------------------------------------------
 213
 214
 215
 216 //-----  CRCON -------------------------------------------------------------
 217
 218
 219 //-----  LVDCON -------------------------------------------------------------
 220
 221
 222 //----- WDA    -------------------------------------------------------------
 223
 224
 225 //----- WPUDA    -------------------------------------------------------------
 226
 227
 228 //----- PORTA    -------------------------------------------------------------
 229
 230
 231 //----- GPIO    -------------------------------------------------------------
 232
 233
 234 //==========================================================================
 235 //
 236 //       RAM Definition
 237 //
 238 //==========================================================================
 239
 240 //         __MAXRAM H'1FF'
 241 //         __BADRAM H'06'-H'09', H'0D', H'11'-H'17', H'1B'-H'1F', H'20'-H'3F'
 242 //         __BADRAM H'86'-H'89', H'8D', H'91'-H'93', H'98', H'9E'-H'9F', H'A0'-H'EF'
 243 //              __BADRAM H'10C'-H'10F', H'115'-H'16F', H'106'-H'109', H'186'-H'189'
 244 //              __BADRAM H'18C'-H'1EF'
 245
 246 //==========================================================================
 247 //
 248 //       Configuration Bits
 249 //
 250 //==========================================================================
 251 #define _WUREN_ON            0x2FFF
 252 #define _WUREN_OFF           0x3FFF
 253 #define _FCMEN_ON            0x3FFF
 254 #define _FCMEN_OFF           0x37FF
 255 #define _IESO_ON             0x3FFF
 256 #define _IESO_OFF            0x3BFF
 257 #define _BOD_ON              0x3FFF
 258 #define _BOD_NSLEEP          0x3EFF
 259 #define _BOD_SBODEN          0x3DFF
 260 #define _BOD_OFF             0x3CFF
 261 #define _CPD_ON              0x3F7F
 262 #define _CPD_OFF             0x3FFF
 263 #define _CP_ON               0x3FBF
 264 #define _CP_OFF              0x3FFF
 265 #define _MCLRE_ON            0x3FFF
 266 #define _MCLRE_OFF           0x3FDF
 267 #define _PWRTE_OFF           0x3FFF
 268 #define _PWRTE_ON            0x3FEF
 269 #define _WDT_ON              0x3FFF
 270 #define _WDT_OFF             0x3FF7
 271 #define _LP_OSC              0x3FF8
 272 #define _XT_OSC              0x3FF9
 273 #define _HS_OSC              0x3FFA
 274 #define _EC_OSC              0x3FFB
 275 #define _INTRC_OSC_NOCLKOUT  0x3FFC
 276 #define _INTRC_OSC_CLKOUT    0x3FFD
 277 #define _EXTRC_OSC_NOCLKOUT  0x3FFE
 278 #define _EXTRC_OSC_CLKOUT    0x3FFF
 279
 280 //         LIST
 281
 282 // ----- CMCON0 bits --------------------
 283 typedef union {
 284   struct {
 285     unsigned char CM0:1;
 286     unsigned char CM1:1;
 287     unsigned char CM2:1;
 288     unsigned char CIS:1;
 289     unsigned char C1INV:1;
 290     unsigned char :1;
 291     unsigned char C1OUT:1;
 292     unsigned char :1;
 293   };
 294 } __CMCON0_bits_t;
 295 extern volatile __CMCON0_bits_t __at(CMCON0_ADDR) CMCON0_bits;
 296
 297 #define CM0                  CMCON0_bits.CM0
 298 #define CM1                  CMCON0_bits.CM1
 299 #define CM2                  CMCON0_bits.CM2
 300 #define CIS                  CMCON0_bits.CIS
 301 #define C1INV                CMCON0_bits.C1INV
 302 #define C1OUT                CMCON0_bits.C1OUT
 303
 304 // ----- CMCON1 bits --------------------
 305 typedef union {
 306   struct {
 307     unsigned char C1SYNC:1;
 308     unsigned char T1GSS:1;
 309     unsigned char :1;
 310     unsigned char :1;
 311     unsigned char :1;
 312     unsigned char :1;
 313     unsigned char :1;
 314     unsigned char :1;
 315   };
 316 } __CMCON1_bits_t;
 317 extern volatile __CMCON1_bits_t __at(CMCON1_ADDR) CMCON1_bits;
 318
 319 #define C1SYNC               CMCON1_bits.C1SYNC
 320 #define T1GSS                CMCON1_bits.T1GSS
 321
 322 // ----- CRCON bits --------------------
 323 typedef union {
 324   struct {
 325     unsigned char CRREG0:1;
 326     unsigned char CRREG1:1;
 327     unsigned char :1;
 328     unsigned char :1;
 329     unsigned char :1;
 330     unsigned char :1;
 331     unsigned char ENC_DEC:1;
 332     unsigned char GO:1;
 333   };
 334 } __CRCON_bits_t;
 335 extern volatile __CRCON_bits_t __at(CRCON_ADDR) CRCON_bits;
 336
 337 #define CRREG0               CRCON_bits.CRREG0
 338 #define CRREG1               CRCON_bits.CRREG1
 339 #define ENC_DEC              CRCON_bits.ENC_DEC
 340 #define GO                   CRCON_bits.GO
 341
 342 // ----- EECON1 bits --------------------
 343 typedef union {
 344   struct {
 345     unsigned char RD:1;
 346     unsigned char WR:1;
 347     unsigned char WREN:1;
 348     unsigned char WRERR:1;
 349     unsigned char :1;
 350     unsigned char :1;
 351     unsigned char :1;
 352     unsigned char :1;
 353   };
 354 } __EECON1_bits_t;
 355 extern volatile __EECON1_bits_t __at(EECON1_ADDR) EECON1_bits;
 356
 357 #define RD                   EECON1_bits.RD
 358 #define WR                   EECON1_bits.WR
 359 #define WREN                 EECON1_bits.WREN
 360 #define WRERR                EECON1_bits.WRERR
 361
 362 // ----- GPIO bits --------------------
 363 typedef union {
 364   struct {
 365     unsigned char GP0:1;
 366     unsigned char GP1:1;
 367     unsigned char GP2:1;
 368     unsigned char GP3:1;
 369     unsigned char GP4:1;
 370     unsigned char GP5:1;
 371     unsigned char :1;
 372     unsigned char :1;
 373   };
 374 } __GPIO_bits_t;
 375 extern volatile __GPIO_bits_t __at(GPIO_ADDR) GPIO_bits;
 376
 377 #define GP0                  GPIO_bits.GP0
 378 #define GP1                  GPIO_bits.GP1
 379 #define GP2                  GPIO_bits.GP2
 380 #define GP3                  GPIO_bits.GP3
 381 #define GP4                  GPIO_bits.GP4
 382 #define GP5                  GPIO_bits.GP5
 383
 384 // ----- INTCON bits --------------------
 385 typedef union {
 386   struct {
 387     unsigned char RAIF:1;
 388     unsigned char INTF:1;
 389     unsigned char T0IF:1;
 390     unsigned char RAIE:1;
 391     unsigned char INTE:1;
 392     unsigned char T0IE:1;
 393     unsigned char PEIE:1;
 394     unsigned char GIE:1;
 395   };
 396 } __INTCON_bits_t;
 397 extern volatile __INTCON_bits_t __at(INTCON_ADDR) INTCON_bits;
 398
 399 #define RAIF                 INTCON_bits.RAIF
 400 #define INTF                 INTCON_bits.INTF
 401 #define T0IF                 INTCON_bits.T0IF
 402 #define RAIE                 INTCON_bits.RAIE
 403 #define INTE                 INTCON_bits.INTE
 404 #define T0IE                 INTCON_bits.T0IE
 405 #define PEIE                 INTCON_bits.PEIE
 406 #define GIE                  INTCON_bits.GIE
 407
 408 // ----- IOCA bits --------------------
 409 typedef union {
 410   struct {
 411     unsigned char IOCA0:1;
 412     unsigned char IOCA1:1;
 413     unsigned char IOCA2:1;
 414     unsigned char IOCA3:1;
 415     unsigned char IOCA4:1;
 416     unsigned char IOCA5:1;
 417     unsigned char :1;
 418     unsigned char :1;
 419   };
 420 } __IOCA_bits_t;
 421 extern volatile __IOCA_bits_t __at(IOCA_ADDR) IOCA_bits;
 422
 423 #define IOCA0                IOCA_bits.IOCA0
 424 #define IOCA1                IOCA_bits.IOCA1
 425 #define IOCA2                IOCA_bits.IOCA2
 426 #define IOCA3                IOCA_bits.IOCA3
 427 #define IOCA4                IOCA_bits.IOCA4
 428 #define IOCA5                IOCA_bits.IOCA5
 429
 430 // ----- LVDCON bits --------------------
 431 typedef union {
 432   struct {
 433     unsigned char LVDL0:1;
 434     unsigned char LVDL1:1;
 435     unsigned char LVDL2:1;
 436     unsigned char :1;
 437     unsigned char PLVDEN:1;
 438     unsigned char IRVST:1;
 439     unsigned char :1;
 440     unsigned char :1;
 441   };
 442 } __LVDCON_bits_t;
 443 extern volatile __LVDCON_bits_t __at(LVDCON_ADDR) LVDCON_bits;
 444
 445 #define LVDL0                LVDCON_bits.LVDL0
 446 #define LVDL1                LVDCON_bits.LVDL1
 447 #define LVDL2                LVDCON_bits.LVDL2
 448 #define PLVDEN               LVDCON_bits.PLVDEN
 449 #define IRVST                LVDCON_bits.IRVST
 450
 451 // ----- OPTION_REG bits --------------------
 452 typedef union {
 453   struct {
 454     unsigned char PS0:1;
 455     unsigned char PS1:1;
 456     unsigned char PS2:1;
 457     unsigned char PSA:1;
 458     unsigned char T0SE:1;
 459     unsigned char T0CS:1;
 460     unsigned char INTEDG:1;
 461     unsigned char NOT_RAPU:1;
 462   };
 463 } __OPTION_REG_bits_t;
 464 extern volatile __OPTION_REG_bits_t __at(OPTION_REG_ADDR) OPTION_REG_bits;
 465
 466 #define PS0                  OPTION_REG_bits.PS0
 467 #define PS1                  OPTION_REG_bits.PS1
 468 #define PS2                  OPTION_REG_bits.PS2
 469 #define PSA                  OPTION_REG_bits.PSA
 470 #define T0SE                 OPTION_REG_bits.T0SE
 471 #define T0CS                 OPTION_REG_bits.T0CS
 472 #define INTEDG               OPTION_REG_bits.INTEDG
 473 #define NOT_RAPU             OPTION_REG_bits.NOT_RAPU
 474
 475 // ----- OSCCON bits --------------------
 476 typedef union {
 477   struct {
 478     unsigned char SCS:1;
 479     unsigned char LTS:1;
 480     unsigned char HTS:1;
 481     unsigned char OSTS:1;
 482     unsigned char IRCF0:1;
 483     unsigned char IRCF1:1;
 484     unsigned char IRCF2:1;
 485     unsigned char :1;
 486   };
 487 } __OSCCON_bits_t;
 488 extern volatile __OSCCON_bits_t __at(OSCCON_ADDR) OSCCON_bits;
 489
 490 #define SCS                  OSCCON_bits.SCS
 491 #define LTS                  OSCCON_bits.LTS
 492 #define HTS                  OSCCON_bits.HTS
 493 #define OSTS                 OSCCON_bits.OSTS
 494 #define IRCF0                OSCCON_bits.IRCF0
 495 #define IRCF1                OSCCON_bits.IRCF1
 496 #define IRCF2                OSCCON_bits.IRCF2
 497
 498 // ----- OSCTUNE bits --------------------
 499 typedef union {
 500   struct {
 501     unsigned char TUN0:1;
 502     unsigned char TUN1:1;
 503     unsigned char TUN2:1;
 504     unsigned char TUN3:1;
 505     unsigned char TUN4:1;
 506     unsigned char :1;
 507     unsigned char :1;
 508     unsigned char :1;
 509   };
 510 } __OSCTUNE_bits_t;
 511 extern volatile __OSCTUNE_bits_t __at(OSCTUNE_ADDR) OSCTUNE_bits;
 512
 513 #define TUN0                 OSCTUNE_bits.TUN0
 514 #define TUN1                 OSCTUNE_bits.TUN1
 515 #define TUN2                 OSCTUNE_bits.TUN2
 516 #define TUN3                 OSCTUNE_bits.TUN3
 517 #define TUN4                 OSCTUNE_bits.TUN4
 518
 519 // ----- PCON bits --------------------
 520 typedef union {
 521   struct {
 522     unsigned char NOT_BOD:1;
 523     unsigned char NOT_POR:1;
 524     unsigned char :1;
 525     unsigned char NOT_WUR:1;
 526     unsigned char SBODEN:1;
 527     unsigned char ULPWUE:1;
 528     unsigned char :1;
 529     unsigned char :1;
 530   };
 531 } __PCON_bits_t;
 532 extern volatile __PCON_bits_t __at(PCON_ADDR) PCON_bits;
 533
 534 #define NOT_BOD              PCON_bits.NOT_BOD
 535 #define NOT_POR              PCON_bits.NOT_POR
 536 #define NOT_WUR              PCON_bits.NOT_WUR
 537 #define SBODEN               PCON_bits.SBODEN
 538 #define ULPWUE               PCON_bits.ULPWUE
 539
 540 // ----- PIE1 bits --------------------
 541 typedef union {
 542   struct {
 543     unsigned char TMR1IE:1;
 544     unsigned char :1;
 545     unsigned char OSFIE:1;
 546     unsigned char C1IE:1;
 547     unsigned char :1;
 548     unsigned char CRIE:1;
 549     unsigned char LVDIE:1;
 550     unsigned char EEIE:1;
 551   };
 552 } __PIE1_bits_t;
 553 extern volatile __PIE1_bits_t __at(PIE1_ADDR) PIE1_bits;
 554
 555 #define TMR1IE               PIE1_bits.TMR1IE
 556 #define OSFIE                PIE1_bits.OSFIE
 557 #define C1IE                 PIE1_bits.C1IE
 558 #define CRIE                 PIE1_bits.CRIE
 559 #define LVDIE                PIE1_bits.LVDIE
 560 #define EEIE                 PIE1_bits.EEIE
 561
 562 // ----- PIR1 bits --------------------
 563 typedef union {
 564   struct {
 565     unsigned char TMR1IF:1;
 566     unsigned char :1;
 567     unsigned char OSFIF:1;
 568     unsigned char C1IF:1;
 569     unsigned char :1;
 570     unsigned char CRIF:1;
 571     unsigned char LVDIF:1;
 572     unsigned char EEIF:1;
 573   };
 574 } __PIR1_bits_t;
 575 extern volatile __PIR1_bits_t __at(PIR1_ADDR) PIR1_bits;
 576
 577 #define TMR1IF               PIR1_bits.TMR1IF
 578 #define OSFIF                PIR1_bits.OSFIF
 579 #define C1IF                 PIR1_bits.C1IF
 580 #define CRIF                 PIR1_bits.CRIF
 581 #define LVDIF                PIR1_bits.LVDIF
 582 #define EEIF                 PIR1_bits.EEIF
 583
 584 // ----- PORTA bits --------------------
 585 typedef union {
 586   struct {
 587     unsigned char RA0:1;
 588     unsigned char RA1:1;
 589     unsigned char RA2:1;
 590     unsigned char RA3:1;
 591     unsigned char RA4:1;
 592     unsigned char RA5:1;
 593     unsigned char :1;
 594     unsigned char :1;
 595   };
 596 } __PORTA_bits_t;
 597 extern volatile __PORTA_bits_t __at(PORTA_ADDR) PORTA_bits;
 598
 599 #define RA0                  PORTA_bits.RA0
 600 #define RA1                  PORTA_bits.RA1
 601 #define RA2                  PORTA_bits.RA2
 602 #define RA3                  PORTA_bits.RA3
 603 #define RA4                  PORTA_bits.RA4
 604 #define RA5                  PORTA_bits.RA5
 605
 606 // ----- STATUS bits --------------------
 607 typedef union {
 608   struct {
 609     unsigned char C:1;
 610     unsigned char DC:1;
 611     unsigned char Z:1;
 612     unsigned char NOT_PD:1;
 613     unsigned char NOT_TO:1;
 614     unsigned char RP0:1;
 615     unsigned char RP1:1;
 616     unsigned char IRP:1;
 617   };
 618 } __STATUS_bits_t;
 619 extern volatile __STATUS_bits_t __at(STATUS_ADDR) STATUS_bits;
 620
 621 #define C                    STATUS_bits.C
 622 #define DC                   STATUS_bits.DC
 623 #define Z                    STATUS_bits.Z
 624 #define NOT_PD               STATUS_bits.NOT_PD
 625 #define NOT_TO               STATUS_bits.NOT_TO
 626 #define RP0                  STATUS_bits.RP0
 627 #define RP1                  STATUS_bits.RP1
 628 #define IRP                  STATUS_bits.IRP
 629
 630 // ----- T1CON bits --------------------
 631 typedef union {
 632   struct {
 633     unsigned char TMR1ON:1;
 634     unsigned char TMR1CS:1;
 635     unsigned char NOT_T1SYNC:1;
 636     unsigned char T1OSCEN:1;
 637     unsigned char T1CKPS0:1;
 638     unsigned char T1CKPS1:1;
 639     unsigned char TMR1GE:1;
 640     unsigned char T1GINV:1;
 641   };
 642 } __T1CON_bits_t;
 643 extern volatile __T1CON_bits_t __at(T1CON_ADDR) T1CON_bits;
 644
 645 #define TMR1ON               T1CON_bits.TMR1ON
 646 #define TMR1CS               T1CON_bits.TMR1CS
 647 #define NOT_T1SYNC           T1CON_bits.NOT_T1SYNC
 648 #define T1OSCEN              T1CON_bits.T1OSCEN
 649 #define T1CKPS0              T1CON_bits.T1CKPS0
 650 #define T1CKPS1              T1CON_bits.T1CKPS1
 651 #define TMR1GE               T1CON_bits.TMR1GE
 652 #define T1GINV               T1CON_bits.T1GINV
 653
 654 // ----- VRCON bits --------------------
 655 typedef union {
 656   struct {
 657     unsigned char VR0:1;
 658     unsigned char VR1:1;
 659     unsigned char VR2:1;
 660     unsigned char VR3:1;
 661     unsigned char :1;
 662     unsigned char VRR:1;
 663     unsigned char :1;
 664     unsigned char VREN:1;
 665   };
 666 } __VRCON_bits_t;
 667 extern volatile __VRCON_bits_t __at(VRCON_ADDR) VRCON_bits;
 668
 669 #define VR0                  VRCON_bits.VR0
 670 #define VR1                  VRCON_bits.VR1
 671 #define VR2                  VRCON_bits.VR2
 672 #define VR3                  VRCON_bits.VR3
 673 #define VRR                  VRCON_bits.VRR
 674 #define VREN                 VRCON_bits.VREN
 675
 676 // ----- WDA bits --------------------
 677 typedef union {
 678   struct {
 679     unsigned char WDA0:1;
 680     unsigned char WDA1:1;
 681     unsigned char WDA2:1;
 682     unsigned char :1;
 683     unsigned char WDA4:1;
 684     unsigned char WDA5:1;
 685     unsigned char :1;
 686     unsigned char :1;
 687   };
 688 } __WDA_bits_t;
 689 extern volatile __WDA_bits_t __at(WDA_ADDR) WDA_bits;
 690
 691 #define WDA0                 WDA_bits.WDA0
 692 #define WDA1                 WDA_bits.WDA1
 693 #define WDA2                 WDA_bits.WDA2
 694 #define WDA4                 WDA_bits.WDA4
 695 #define WDA5                 WDA_bits.WDA5
 696
 697 // ----- WDTCON bits --------------------
 698 typedef union {
 699   struct {
 700     unsigned char SWDTEN:1;
 701     unsigned char WDTPS0:1;
 702     unsigned char WDTPS1:1;
 703     unsigned char WDTPS2:1;
 704     unsigned char WDTPS3:1;
 705     unsigned char :1;
 706     unsigned char :1;
 707     unsigned char :1;
 708   };
 709 } __WDTCON_bits_t;
 710 extern volatile __WDTCON_bits_t __at(WDTCON_ADDR) WDTCON_bits;
 711
 712 #define SWDTEN               WDTCON_bits.SWDTEN
 713 #define WDTPS0               WDTCON_bits.WDTPS0
 714 #define WDTPS1               WDTCON_bits.WDTPS1
 715 #define WDTPS2               WDTCON_bits.WDTPS2
 716 #define WDTPS3               WDTCON_bits.WDTPS3
 717
 718 // ----- WPUDA bits --------------------
 719 typedef union {
 720   struct {
 721     unsigned char WPUDA0:1;
 722     unsigned char WPUDA1:1;
 723     unsigned char WPUDA2:1;
 724     unsigned char :1;
 725     unsigned char WPUDA4:1;
 726     unsigned char WPUDA5:1;
 727     unsigned char :1;
 728     unsigned char :1;
 729   };
 730 } __WPUDA_bits_t;
 731 extern volatile __WPUDA_bits_t __at(WPUDA_ADDR) WPUDA_bits;
 732
 733 #define WPUDA0               WPUDA_bits.WPUDA0
 734 #define WPUDA1               WPUDA_bits.WPUDA1
 735 #define WPUDA2               WPUDA_bits.WPUDA2
 736 #define WPUDA4               WPUDA_bits.WPUDA4
 737 #define WPUDA5               WPUDA_bits.WPUDA5
 738
 739 #endif